#### Tahmini Ders İçeriği (Tentative Couse Schedule – Syllabus)



- 1. Hafta: Sayısal Sinyaller/Sistemler, İkilik Tabanda Sayılar, Taban Aritmetiği, İşaretli/Eksi Sayıların Gösterimi, Sayısal Tasarım Tarihçesi
- **2. Hafta:** İkili Mantık Aritmetiği ve Kapıları, Bool Cebiri Teorisi ve Tanımları, Bool Fonksiyonları, Kapı-Seviyesinde Yalınlaştırma, Karnough Haritası, Önemsenmeyen Durumlar, NAND, NOR, XOR
- 3-4. Hafta: FPGA, Birleşik (Combinational) Devreler, Aritmetik Modüller, Decoder, Encoder, Mux, Verilog HDL
- **5. Hafta:** Ardışık (Sequential) Devreler, Mandal (Latch), Flip-Flop, Yazmaçlar (Registers)

Lab Sınavı (265/264L)

- 6. Hafta: Durum Makinaları, Örnek Tasarımlar, Sayaçlar (Counters)
- 7. Hafta: (24-28 Ekim) FSM Örnekleri, RTL (Register Transfer Level) ASMD (Algorithmic State Machine and Datapath) Tasarımları
- 8. Hafta: (31 Ekim 4 Kasım) Durağan Zaman Analizi (Static Timing Analysis)

Ara Sınav (265/264) (15 Kasım)

- 9. Hafta: (7-11 Kasım) Bellekler, FPGA'da Block RAM, OpenRAM
- 10. Hafta: (14-18 Kasım) ???
- 11-12. Hafta: (21-25 Kasım, 28 Kasım 2 Aralık) Boru hattı, FPGA ve ASIC Tasarım Akışları

Final (Aralık) – Proje Teslimleri (18 Aralık)

# **SAYAÇLAR (COUNTERS)**



```
module counter 2bit
input clk,
input rst_n,
output [1:0] count_o
);
reg [1:0] count;
always @(posedge clk, negedge rst_n) begin
    if (rst_n == 1'b0) begin
        count <= 2'b00;
    end else begin
        count <= count + 1;</pre>
    end
end
assign count_o = count;
endmodule
```

# SAYAÇLAR (COUNTERS) – VERILOG PARAMETER



```
module reg param
#(
parameter N=32
input [N-1:0] d i,
input rst n,
input clk,
output [N-1:0] q o
);
reg [N-1:0] q;
always @(posedge clk or negedge rst n) begin
    if (rst n == 1'b0) begin
        q \leftarrow \{N\{1'b0\}\};
    end
    else begin
        q \leftarrow d i;
    end
end
assign q o = q;
endmodule
```

```
module counter param
#(
parameter N = 8
input clk,
input rst n,
output [N-1:0] count o
reg [N-1:0] count;
always @(posedge clk, negedge rst n) begin
    if (rst n == 1'b0) begin
        count <= {N{1'b0}};
    end else begin
        count <= count + 1;</pre>
    end
end
assign count o = count;
endmodule
```

# YUKARI/AŞAĞI YÜKLEMELİ AKTİF SAYAÇ


```
TOBB ETÜ
Ekonomi ve Teknoloji Üniversitesi
```

```
module counter_up_down_load
#(
parameter N = 8
)
(
input clk,
input rst_n,
input load_i,
input en_i,
input en_i,
input up_i,
input [N-1:0] load_val_i,
output [N-1:0] count_o
);
```

```
reg [N-1:0] count;
always @(posedge clk, negedge rst_n) begin
    if (rst n == 1'b0) begin
        count <= {N{1'b0}}};
    end else begin
        if (load i == 1'b1) begin
             count <= load val i;</pre>
        end
        else if (en i == 1'b1) begin
             if (up i == 1'b1) begin
                 count <= count + 1;</pre>
             end
             else begin
                 count <= count - 1;</pre>
             end
        end
        else begin
             count <= count;</pre>
        end
    end
end
assign count o = count;
endmodule
```


# YUKARI/AŞAĞI YÜKLEMELİ AKTİF SAYAÇ








FSM\_Örnek1: 2 katlı bir binada çalışan asansör bir adet anahtar (switch) ile kontrol edilmektedir. Anahtar yukarı yönde ise asansör 1. kata, aşağı yönde ise 0. kata gitmektedir. Eğer anahtarın konumu, kat ile uyumlu ise asansör sabit kalmaktadır. 2 adet LED ile de asansörün hangi katta olduğu belirtilmektedir. 0. katta iken kırmızı led yanıyor ve yeşil led sönüyor, 1. katta iken kırmızı led sönüyor ve yeşil led yanıyor.





Giriş	Durum(t)	Çıkış		Durum(t+1)
anahtar	Kat	kırmızı yeşil		Kat_next
0	0	1	0	0
0	1	0	1	0
1	0	1	0	1
1	1	0	1	1

kırmızı = !kat
yeşil = kat
Kat\_next = anahtar
2 durum → 1 FF





```
module fsm_ornek1
(
input clk,
input rst_n,
input anahtar_i,
output kirmizi_o,
output yesil_o
);

localparam kat0 = 1'b0;
localparam kat1 = 1'b1;

reg kat;
reg kirmizi, yesil;
```

```
always @(posedge clk, negedge rst n) begin
    if (rst n == 1'b0) begin
        kat <= kat0;
    end
    else begin
        case (kat)
            kat0 : begin
                if (anahtar i == 1'b0) begin
                    kat <= kat0;
                else begin
                    kat <= kat1;
                end
            end
            kat1 : begin
                if (anahtar i == 1'b0) begin
                    kat <= kat0;
                end
                else begin
                    kat <= kat1;
                end
            end
            default: begin
                kat <= kat0;
            end
        endcase
    end
end
```


```
always@(*) begin
    if (kat == kat0) begin
        kirmizi = 1'b1;
        yesil = 1'b0;
    end
    else begin
        kirmizi = 1'b0;
        yesil = 1'b1;
    end
end
assign kirmizi o = kirmizi;
assign yesil o = yesil;
endmodule
```




FSM\_Örnek2 (rise-edge detector): Giriş sinyalinin 0'dan 1'e çıkma durumunu tespit ettiği zaman 1 saat boyunca

çıkış sinyali '1' olur. Diğer bütün durumlarda çıkış '0' olur.

Giriş	Durum(t)	Çıkış	Durum(t+1)
giris	state	cikis	state_next
0	0	0	0
0	1	0	0
1	0	1	1
1	1	0	1








```
module fsm ornek2
input clk,
input rst n,
input signal i,
output detect o
);
localparam tetik bekle = 1'b0;
localparam tetik_alindi = 1'b1;
reg state;
reg detect;
always @(posedge clk, negedge rst n) begin
    if (rst n == 1'b0) begin
        state <= tetik bekle;</pre>
    end
```


```
else begin
        case (state)
            tetik bekle : begin
                 if (signal i == 1'b0) begin
                     state <= tetik bekle;
                 end
                 else begin
                     state <= tetik alindi;
                 end
            end
            tetik alindi : begin
                 if (signal_i == 1'b0) begin
                     state <= tetik bekle;</pre>
                 end
                 else begin
                     state <= tetik alindi;
                 end
            end
            default: begin
                 state <= tetik bekle;</pre>
            end
        endcase
    end
end
```

```
always@(*) begin
    if (state == tetik bekle) begin
        if (signal_i == 1'b0) begin
            detect = 1'b0;
        end
        else begin
            detect = 1'b1;
        end
    end
    else begin
        detect = 1'b0;
    end
end
assign detect o = detect;
endmodule
```





Bu tasarımda sorun var. Eğer saatin yükselen kenarından hemen önce signal girişi O'dan 1'e yükselirse, çıkış çok kısa bir süreliğine '1' olacaktır. Oysa ki istenilen davranış tam olarak bu değil. Demek ki farklı bir durum makinası tasarımı gerekiyor.






```
module tb fsm ornek2;
reg clk;
reg rst n;
reg signal i;
wire detect o;
localparam real c_clk_period = 20;
fsm ornek2 DUT
.clk
            (clk)
            (rst_n) ,
.rst n
.signal i
            (signal_i),
.detect o
            (detect o)
);
always begin
   // #10 clk = !clk;
    #(c clk period/2) clk = !clk;
end
```

```
initial begin
clk = 1'b0;
signal_i = 1'b0;
rst n = 1'b0;
#40;
rst n = 1'b1;
#20;
signal i = 1'b1;
#60;
signal i = 1'b0;
#45;
signal i = 1'b1;
#80;
signal i = 1'b0;
#40;
$finish;
end
endmodule
```










```
module fsm ornek3
input clk,
input rst n,
input signal i,
output detect o
);
localparam tetik bekle = 2'b00;
localparam tetik alindi = 2'b01;
localparam bekle
                        = 2'b10;
reg [1:0] state;
reg detect;
always @(posedge clk, negedge rst n) begin
    if (rst n == 1'b0) begin
        state <= tetik bekle;</pre>
    end
```

```
case (state)
   tetik bekle : begin
        if (signal i == 1'b0) begin
            state <= tetik bekle;</pre>
        end
        else begin
            state <= tetik alindi;
        end
   end
   tetik alindi : begin
        state <= bekle;
   end
   bekle : begin
        if (signal i == 1'b0) begin
            state <= tetik bekle;</pre>
        end
        else begin
            state <= bekle;
        end
   end
   default: begin
        state <= tetik bekle;
   end
endcase
```

```
always@(*) begin
    case (state)
        tetik bekle : begin
            detect = 1'b0;
        end
        tetik alindi : begin
            detect = 1'b1;
        end
        bekle : begin
            detect = 1'b0;
        end
        default: begin
            detect = 1'b0;
        end
    endcase
end
assign detect o = detect;
endmodule
```








```
module tb fsm ornek3;
reg clk;
reg rst_n;
reg signal_i;
wire detect o;
fsm ornek3 DUT
.clk
            (clk)
.rst n
            (rst n)
.signal_i
            (signal_i),
            (detect o)
.detect o
);
always begin
    #10 clk = !clk;
end
```

```
initial begin
clk = 1'b0;
signal i = 1'b0;
rst n = 1'b0;
#40:
rst n = 1'b1;
#20;
signal_i = 1'b1;
#60:
signal_i = 1'b0;
#40;
signal i = 1'b1;
#80;
signal i = 1'b0;
#40;
$finish;
end
endmodule
```



# YÜKSELEN KENAR TESPİT DEVRESİ




```
module rise_edge_detect
(
input clk,
input rst_n,
input signal_i,
output detect_o
);
reg dff_1, dff_2;
reg detect;
```


```
always @(posedge clk, negedge rst_n) begin
    if (rst_n == 1'b0) begin
        dff_1 <= 1'b0;
        dff_2 <= 1'b0;
    end
    else begin
        dff_1 <= signal_i;
        dff_2 <= dff_1;
    end
end</pre>
```

```
always @(*) begin
    detect = 1'b0;
    if (dff_1 == 1'b1 && dff_2 == 1'b0) begin
        detect = 1'b1;
    end
end

assign detect_o = detect;
endmodule
```








#### Harris & Harris kitabı 3.4.1 FSM Design Example Örneği

- Akademik öğrenciler Laboratuvar ve Yurtlar arasında gidip geliyorlar
- Spor akademisi öğrencileri yemekhane ve spor alanları arasında gidip geliyorlar
- Akademik öğrenciler yolda ders çalıştıkları, spor öğrencileri de topla ilgilendikleri için yola bakmıyorlar ve kavşakta çarpışmalar yaşanıyor
- Ta ve Tb sensörleri iki caddede öğrenci olup olmadığını kontrol ediyor
- La ve Lb trafik ışıkları kırmızı sari yeşil yanabiliyor
- 5 saniyelik bir saat sinyali var
- Öğrencilerin çarpışmamaları için sensör girişleri ve trafik lamba çıkışlarını içeren bir FSM tasarlayın, FSM diyagram ve durum geçiş tablosu çizin, Verilog kodunu yazın



**Table 3.1 State transition table** 

Current	Inputs		Next State
State S	$T_A$ $T_B$		S'
S0	0	X	S1
S0	1	X	S0
S1	X	X	S2
S2	X	0	S3
S2	X	1	S2
<b>S</b> 3	X	X	S0

**Table 3.2 State encoding** 

State	Encoding S <sub>1:0</sub>
S0	00
S1	01
S2	10
S3	11

Encoding $L_{1:0}$
00
01
10

$$S_1' = S_1 \oplus S_0$$
  

$$S_0' = \overline{S}_1 \overline{S}_0 \overline{T}_A + S_1 \overline{S}_0 \overline{T}_B$$

$$L_{A1} = S_1$$

$$L_{A0} = \overline{S}_1 S_0$$

$$L_{B1} = \overline{S}_1$$

$$L_{B0} = S_1 S_0$$


**Table 3.4** State transition table with binary encodings


Current State		Inputs		Next State	
$S_1$	$S_0$	$T_A$	$T_B$	$S_1'$	$S_0'$
0	0	0	X	0	1
0	0	1	X	0	0
0	1	X	X	1	0
1	0	X	0	1	1
1	0	X	1	1	0
1	1	X	X	0	0

Table 3.5 Output table

Current State		Outputs			
$S_1$	$S_0$	$L_{A1}$	$L_{A0}$	$L_{B1}$	$L_{B0}$
0	0	0	0	1	0
0	1	0	1	1	0
1	0	1	0	0	0
1	1	1	0	0	1










```
module fsm_ornek4
input clk,
input rst n,
input ta i,
input tb i,
output [1:0] la o,
output [1:0] lb o
);
localparam S0 = 2'b00;
localparam S1 = 2'b01;
localparam S2 = 2'b10;
localparam S3 = 2'b11;
                    = 2'b00;
localparam green
localparam yellow
                    = 2'b01;
localparam red
                    = 2'b10;
reg [1:0] la,lb;
reg [1:0] state;
always @(posedge clk, negedge rst_n) begin
   if (rst n == 1'b0) begin
       state <= S0;
   end
   else begin
```

```
case (state)
   S0 : begin
       if (ta i == 1'ba) begin
            state <= S0;
       end
       else begin
            state <= S1;
       end
   end
   S1 : begin
        state <= S2;
   end
   S2: begin
       if (tb i == 1'b0) begin
            state <= S3;
       end
       else begin
           state <= S2;
        end
   end
   S3 : begin
        state <= S0;
   end
   default: begin
        state <= S0;
   end
endcase
```

```
always@(*) begin
    case (state)
        S0 : begin
            la = green;
            lb = red;
        end
        S1 : begin
            la = yellow;
            lb = red;
        end
        S2: begin
            la = red;
            lb = green;
        end
        S3 : begin
            la = red;
            lb = yellow;
        end
        default: begin
            la = green;
            lb = red;
        end
    endcase
end
assign la \ o = la;
assign lb o = lb;
endmodule
```







# **DURUM KODLAMALARI (FSM ENCODINGS)**






Table 3.2 State encoding

State	Encoding S <sub>1:0</sub>
S0	00
S1	01
S2	10
S3	11

Binary	One-Hot	Gray
00	0001	00
01	0010	01
10	0100	11
11	1000	10

Table 3.4 State transition table with binary encodings

Current State $S_1 \qquad S_0$		$T_A \qquad T_B$		Next State $S'_1$ $S'_0$	
0	0	0	X	0	1
0	0	1	X	0	0
0	1	X	X	1	0
1	0	X	0	1	1
1	0	X	1	1	0
1	1	X	X	0	0

```
localparam S0 = 2'b00;
localparam S1 = 2'b01;
localparam S2 = 2'b10;
localparam S3 = 2'b11;
```

reg [1:0] state;