# Tahmini Ders İçeriği (Tentative Couse Schedule – Syllabus)



- 1. Hafta: Sayısal Sinyaller/Sistemler, İkilik Tabanda Sayılar, Taban Aritmetiği, İşaretli/Eksi Sayıların Gösterimi, Sayısal Tasarım Tarihçesi
- 2. Hafta: İkili Mantık Aritmetiği ve Kapıları, Bool Cebiri Teorisi ve Tanımları, Bool Fonksiyonları, Kapı-Seviyesinde Yalınlaştırma, Karnough Haritası, Önemsenmeyen Durumlar, NAND, NOR, XOR
- 3-4. Hafta: FPGA, Birleşik (Combinational) Devreler, Aritmetik Modüller, Decoder, Encoder, Mux, Verilog HDL
- **5. Hafta:** Ardışık (Sequential) Devreler, Mandal (Latch), Flip-Flop, Yazmaçlar (Registers)

Lab Sınavı (265/264L)

- 6. Hafta: Durum Makinaları, Örnek Tasarımlar, Sayaçlar (Counters)
- 7. Hafta: FSM Örnekleri
- 8. Hafta: RTL (Register Transfer Level) ASMD (Algorithmic State Machine and Datapath) Tasarımları
- 9. Hafta: Durağan Zaman Analizi (Static Timing Analysis)

Ara Sınav (265/264)

- 10. Hafta: Bellekler, FPGA'da RAM, OpenRAM
- 11-12. Hafta: (21-25 Kasım, 28 Kasım 2 Aralık) Boru hattı, FPGA ve ASIC Tasarım Akışları

Final (16 Aralık) – Proje Teslimleri (31 Aralık)

### **SAYISAL TASARIM AKIŞI**



ASIC (Application Specific Integrated Circuits) FPGA (Field Programmable Gate Array)

S: Ne zaman FPGA, ne zaman ASIC tasarım seçilir? (FPGA vs ASIC)

C: Bazı tasarım kısıtları incelendiğinde hem FPGA hem de ASIC tasarımın mümkün olduğu gözükür. Bu durumda son ürünün FPGA mi yoksa ASIC mi olacağına karar verilir.

- Düşük güç tüketimi
- Düşük alan tüketimi (footprint)
- Yüksek hız gereksinimi
- Mixed-signal tasarım blokları
- Yüksek adetli üretim (> 100\_000)

- Markete hızlı giriş (faster time to market)
- Sonradan programlanabilme
- Prototipleme
- Düşük adetli üretim
- Düşük tasarım ve NRE maliyeti

→ ASIC → FPGA

# anysilicon

**FPGA** 

ASIC

**Time to Market** 

**NRE** 


**Design Flow** 

**Unit Cost** 

**Performance** 

**Power Consumption** 

**Unit Size** 






ASIC NRE: \$1.5M ASIC Unit Cost: \$4


FPGA NRE: \$0

FPGA Unit Cost: \$8



TOBB ETI
Ekonomi ve Teknoloji Üniversites

Total Cost ASIC vs FPGA including NRE in MUSD






Chip

11

**GDS II** 

### ⁄ (∄

# **OpenLane Architecture**





### ASIC TASARIM NASIL YAPABİLİRİM?




EDA (Electronic Design Automation) Araçları: Big Three

- 1. Cadence
- 2. Synopsys
- 3. Mentor (Siemens)

Yüzbinlerce, hatta milyonlarca dolar lisans ücreti!!!









Docs So

### Compile code into silicon

Free Beta Access

Process scaling is coming to an end and it is a social imperative that we find a new path to extend the Moore's Law exponential. The most viable option is extreme silicon specialization, which will require fast automated translation from program to silicon. Compiling simple programs into silicon should be like using Ilvm or gcc: fast, automated, and accessible.


\$ pip install siliconcompiler

\$ sc hello.v -target lambda7


### **Supported Technologies**

Туре	Supported
Languages	C, SV, VHDL, Chisel, Migen/Amaranth, Bluespec
Simulation	Verilator, Icarus, GHDL
Synthesis	Yosys, Vivado, Synopsys, Cadence
ASIC APR	OpenRoad, Synopsys, Cadence
FPGA APR	VPR, nextpnr, Vivado
Layout Viewer	Klayout, Cadence, Synopsys
DRC/LVS	Magic, Mentor, Synopsys
PDKs	sky130, asap7, freepdk45






















Startups

Universities

Research

Login or Signup

## Make Your Own Chips for Free


Design and fabricate your own open-source design for free with the Open MPW Program



MPW-7 Submission Deadline is September 12

Welcome to the Efabless Open MPW Program





Sort



ÇİP TASARIMI - Ders 1: Açık-Kaynak Openlane Kurulumu | Örnek Proje Derlenmesi | Google Open MPW

Mehmet Burak Aykenar



ÇİP TASARIMI - Ders 2: SKY130 Skywater Açık-Kaynak Process Design Kit (PDK)

Mehmet Burak Aykenar



YONGA (ÇİP) TASARIMI - Ders 3: Teknofest Çip Tasarım Yarışması için Openlane Kurulumu ve İncelemesi

Mehmet Burak Aykenar



YONGA (ÇİP) TASARIMI - Ders 4: Openlane Tasarım Ekleme - Örnek Uygulama | Floating Point Unit

Mehmet Burak Aykenar

### FPGA FİRMALARI











### FPGA EDA ARAÇLARI













### FPGA TASARIM AKIŞI







# The End