



**INSTITUTO  
FEDERAL**

Santa Catarina

---

Câmpus  
São José

# **Timer de Segundos com Mostrador SSD**

Eletrônica Digital II

**Bernardo Souza Muniz, Ygor Martins e Germano Coelho.**

03 de Julho de 2025

Engenharia de Telecomunicações - IFSC-SJ

## Sumário

1. Introdução .....	3
2. Contador BCD .....	3
3. Divisor de clock .....	6
4. Conversor de BCD para SSD .....	8
5. Entidade Top Level .....	11
6. Configuração para Placa FPGA .....	15
7. Tabela de resultados .....	15
8. Conclusão .....	15

# 1. Introdução

O objetivo deste documento é apresentar a implementação de um timer de segundos utilizando a linguagem **VHDL** (*VHSIC Hardware Description Language*) que realiza a contagem de 00 até DU (Dezena e unidade) através de dois displays de sete segmentos. Todo o projeto será estruturado no modelo hierárquico, onde terá uma classe Top Level que faz a instanciação dos demais componentes presentes no programa. Além do desenvolvimento do código, são apresentados dados de verificação de desempenho, como a frequência máxima (Fmax), número de pinos utilizados e quantidade de elementos lógicos consumidos. A plataforma de desenvolvimento utilizada foi o Quartus Prime e a simulação foi realizada com o ModelSim.

## 2. Contador BCD

O contador BCD tem como objetivo realizar a contagem do tempo, esta contagem por sua vez é determinada através de dois parâmetros genéricos, D (Dezena máxima) e U (Unidade máxima).

Além disso, o a descrição de hardware vem consigo uma configuração com relação a forma que o contador se comporta. Onde este através de um parâmetro genérico pode realizar o overflow da contagem, ou, parar a contagem no valor máximo definido previamente.

Vejamos agora separadamente, tanto sua entidade quanto sua arquitetura:

```
1 entity contaBCD is
2     generic (D: natural :=5; U : natural := 9; tipo : natural := 1); --0
3     => overflow, 1 => parada
4     port (
5         clk, rst : in std_logic;
6         ena      : in std_logic;
7         contar   : in std_logic;
8         zerar    : in std_logic;
9         bcd_d    : out std_logic_vector(3 downto 0);
10        bcd_u    : out std_logic_vector(3 downto 0)
11    );
12 end entity;
```

```
1 architecture rtl of bcd2ssd is
2     signal seg, seg_final : std_logic_vector(6 downto 0);
3     signal bcd_aux : std_logic_vector(3 downto 0);
4 begin
5     process(bcd_in, oculta_zero, bcd_aux, seg)
6     begin
7
8         bcd_aux <= bcd_in;
9
10        case bcd_aux is
11            when "0000" => seg <= "0000001"; -- Padrão mais comum
12            (segmento 'a' é o LSB)
13            when "0001" => seg <= "1001111";
14            when "0010" => seg <= "0010010";
```


```

14         when "0011" => seg <= "0000110";
15         when "0100" => seg <= "1001100";
16         when "0101" => seg <= "0100100";
17         when "0110" => seg <= "0100000";
18         when "0111" => seg <= "0001111";
19         when "1000" => seg <= "0000000";
20         when "1001" => seg <= "0000100";
21         when others => seg <= "1111111";
22     end case;
23
24     if oculta_zero = '1' and bcd_aux = "0000" then
25         seg_final <= (others => '1');
26     else
27         seg_final <= seg;
28     end if;
29 end process;
30
31 anode_common: if tipo = 0 generate
32     ssd_out <= seg_final;
33 end generate;
34
35 cathode_common: if tipo = 1 generate
36     ssd_out <= not seg_final;
37 end generate;
38 end architecture;

```

Como resultado desta descrição o seguinte RTL foi obtido:

Figura 1: Elaborada pelo Autor



RTL Viewer do contador BCD

Figura 2: Elaborada pelo Autor

Table of Contents

Flow Summary

Flow Settings

Flow Non-Default Global Settings

Flow Elapsed Time

Flow OS Summary

Flow Log

Analysis & Synthesis

Flow Messages

Flow Suppressed Messages

Flow Summary

<<Filter>>

Flow Status

Successful - Mon Jul 7 22:30:41 2025

Quartus Prime Version

20.1.1 Build 720 11/11/2020 SJ Standard Edition

Revision Name

timer\_seg

Top-level Entity Name

contaBCD

Family

Cyclone IV E

Device

EP4CE30F23C7

Timing Models

Final

Total logic elements

17

Total registers

8

Total pins

13

Total virtual pins

0

Total memory bits

0

Embedded Multiplier 9-bit elements

0


Total PLLs

0

### Sumário do contador BCD


E com este circuito, através de um arquivo .do, é possível obter duas simulações, uma com critério de parada, e a outra com overflow, vejamos ambas conforme a ordem dita acima:

Figura 3: Elaborada pelo Autor



### Simulação com critério de parada

Figura 4: Elaborada pelo Autor



### Simulação com overflow

### 3. Divisor de clock

O objetivo principal do circuito divisor de clock dentro do projeto do timer de segundos, é gerar um pulso de habilitação, descrito como `ena_out` na entidade, para o contador a cada 1 segundo a partir do clock disponível no kit de implementação. O pulso de habilitação dura 20 ns.

```
1 entity div_clk is
2     generic (Nbits : natural := 6; fclk : integer := 50); #Apenas para
3     simulacao
4     port(
5         clk: in std_logic;
6         reset :in std_logic;
7         ena_out : out std_logic;
8         clk_out: out std_logic
9     );
10 end entity;
```

Abaixo é possível ver a descrição da arquitetura do projeto separada em dois segmentos: combinacional e sequencial.


```
1 architecture clk_division of div_clk is
2     signal r_reg, r_next : unsigned (Nbits-1 downto 0);
3 begin
4     process(clk_in,reset)
5     begin
6         if (reset = '1') then
7             r_reg <= (others => '0');
8         elsif rising_edge(clk_in) then
9             r_reg <= r_next;
10        end if;
11    end process;
12    r_next <= (others => '0') when r_reg = (fclk-1) else r_reg + 1;
13    clk_out <= '1' when r_reg < fclk/2 else '0';
14    ena_out <= '1' when r_reg=fclk-1 else '0';
15 end architecture;
```

Na lógica sequencial, temos que o reset é assíncrono, por mais que esteja dentro de um processo que dependa da entrada `clk_in`, sua função é fora da borda de subida do clock. Quando reset é ativado, o contador é zerado, se não, registra a próxima contagem feita no segmento combinacional.

Na lógica combinacional, `r_next` conta de 0 até `fclk - 1`, quando essa entrada é zerada, temos que o ciclo dividido de `clk_out` chegou ao fim, e no próximo ciclo ele começa zerado. A saída `clk_out` atua como um clock dividido, gerando um sinal de clock mais lento com duty cycle de 50%. Por fim, a saída `ena_out` recebe 1 quando um ciclo do clock dividido terminou.

Após fazer a análise de síntese do projeto, foram obtidos os seguintes resultado:

Figura 5: Elaborada pelo Autor



RTL Viewer do divisor de clock

Figura 6: Elaborada pelo Autor

Table of Contents	
Flow Summary	
Flow Settings	
Flow Non-Default Global Settings	
Flow Elapsed Time	
Flow OS Summary	
Flow Log	
Analysis & Synthesis	
Flow Messages	
Flow Suppressed Messages	


  

Flow Summary	
Flow Status	Successful - Sun Jul 6 19:27:29 2025
Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Standard Edition
Revision Name	timer_seg
Top-level Entity Name	div_clk
Family	Cyclone IV E
Device	EP4CE6E22A7
Timing Models	Final
Total logic elements	13
Total registers	6
Total pins	4
Total virtual pins	0
Total memory bits	0
Embedded Multiplier 9-bit elements	0
Total PLLs	0

Sumário do divisor de clock


Ao realizar a simulação, foi utilizado um clock de 20 ns e simulado com frequência de 50Hz, neste caso, o parâmetro genérico `fclk` presente na entidade foi definido com valor de 50.

Figura 7: Elaborada pelo Autor



Sumário do divisor de clock

Figura 8: Elaborada pelo Autor



Simulação do divisor de clock

Nota-se que o sinal `r_reg` conta até `fclk - 1` e quando esse evento acontece, o sinal de enable é ativado e `r_reg` zera novamente, demonstrado o comportamento esperado do circuito.

## 4. Conversor de BCD para SSD

O conversor BCD para Display de Sete Segmentos (SSD) é um componente essencial no projeto do timer, responsável por traduzir os valores numéricos em binário (BCD - Binary Coded Decimal) para os padrões de acionamento dos displays de 7 segmentos.

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity bcd2ssd is
5     #tipo 0 => display anodo comum
6     #tipo 1 => display catodo comum
7     generic (tipo : natural := 1);
8     port (
9         oculta_zero : in std_logic; -- Nome mais descritivo
10        bcd_in       : in std_logic_vector(3 downto 0);
11        ssd_out      : out std_logic_vector(6 downto 0)
12    );
13 end entity;
```

Como pode ser visto acima, se encontra a entidade do projeto do projeto, onde possui um generic na qual define a configuração do display - valor 0 para ânodo comum (segmentos acionados em nível baixo) ou 1 para cátodo comum (segmentos acionados em nível alto), sendo este último o padrão.

Uma porta `oculta_zero` que é um sinal de controle que, quando ativado ('1'), desliga todos os segmentos quando a entrada BCD for zero, útil para eliminar zeros não significativos em visualizações numéricas.

Duas portas de dados: `bcd_in` e `bcd_out`.

`bcd_in` (4 bits): Recebe valores decimais codificados em binário (0-9)

`bcd_out` (7 bits): Controla individualmente cada segmento (a-g) do display, onde cada bit corresponde a um segmento específico.



```

1  architecture rtl of bcd2ssd is
2      signal seg, seg_final : std_logic_vector(6 downto 0);
3  begin
4      process(bcd_in, oculta_zero)
5      begin
6          case bcd_in is
7              when "0000" => seg <= "0000001";
8              when "0001" => seg <= "1001111";
9              when "0010" => seg <= "0010010";
10             when "0011" => seg <= "0000110";
11             when "0100" => seg <= "1001100";
12             when "0101" => seg <= "0100100";
13             when "0110" => seg <= "0100000";
14             when "0111" => seg <= "0001111";
15             when "1000" => seg <= "0000000";
16             when "1001" => seg <= "0000100";
17             when others => seg <= "1111111";
18         end case;
19
20         if oculta_zero = '1' and bcd_in = "0000" then
21             seg_final <= (others => '1');
22         else
23             seg_final <= seg;
24         end if;
25     end process;
26
27     -- Seleção do tipo de display usando IF GENERATE
28     anode_common: if tipo = 0 generate
29         ssd_out <= seg_final;
30     end generate;
31
32     cathode_common: if tipo = 1 generate
33         ssd_out <= not seg_final;
34     end generate;
35 end architecture;

```

A arquitetura RTL implementa a lógica de conversão do código BCD para o padrão de 7 segmentos, com três estágios principais de processamento.

- **Conversão BCD-Segmentos:**

Um bloco combinacional case mapeia cada valor BCD (0-9) para seu padrão correspondente de segmentos. Padrões definidos para display de ânodo comum (ativo em baixo). Exemplo: “0000” (0) → “0000001” (apenas segmento g desligado). Valores inválidos ( $\geq 10$ ) desligam todos segmentos (“1111111”).

- **Controle de Ocultação de Zero:**

Lógica condicional verifica oculta\_zero='1' e valor BCD zero. Quando ativo, força todos segmentos para '1' (desligado). Mantém a conversão normal em outros casos

- **Adaptação para Tipo de Display:**

Figura 9: Elaborada pelo Autor

Mux5





Figura 10

ary

<<Filter>>	
Flow Status	Successful - Mon Jul 7 20:41:00 2025
Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Standard Edition
Revision Name	timer_seg
Top-level Entity Name	bcd2ssd
Family	Cyclone IV E
Device	EP4CE30F23C7
Timing Models	Final
Total logic elements	15
Total registers	0
Total pins	12
Total virtual pins	0
Total memory bits	0
Embedded Multiplier 9-bit elements	0
Total PLLs	0

mérico do circuito bed


Figura 11: Elaborada pelo Autor



Simulação com ocultando o zero

Na figura acima, podemos observar a simulação do bcd2ssd com o oculta zero em 1.

Figura 12: Elaborada pelo Autor



Simulação sem ocultando o zero

Na figura acima, podemos observar a simulação do bcd2ssd com o oculta zero em 0.

## 5. Entidade Top Level

Para fazer a junção de todos os circuitos presentes no projeto, foi criada uma entidade Top-Level chamada **timer\_seg.vhd**. Nela foram instanciados todos os componentes para que o timer de segundos funcione corretamente. No código abaixo é possível verificar a entidade do arquivo:

```

1  entity timer_seg is
2      generic (DEZENA : natural :=5; UNIDADE : natural := 9; FCLOCK :
3      natural := 50);
4      port (
5          CLOCK50MHz : in std_logic;
6          RESET_PB : in std_logic;
7          CONTAR_SW : in std_logic;
8          ZERAR_PB : in std_logic;
9          LED_1SEC : out std_logic;
10         SSD_DEZENA : out std_logic_vector(6 downto 0);
11         SSD_UNIDADE : out std_logic_vector(6 downto 0)
12     );

```

```
12 end entity;
```

Nos parâmetros genéricos foram declarados variáveis que podem ser mudadas conforme a necessidade do contador. Inicialmente foi definido um contador de 00 até 59, onde a dezena e a unidade são atribuídas pelas variáveis naturais **DEZENA** e **UNIDADE**. Além disso, para as simulações foi utilizado um clock de 50Hz, onde a frequência pode ser controlada por **FCLOCK**.

Para fazer a instância de todos os componentes presentes no circuito, foi utilizado uma arquitetura com três sinais internos e utilizado o comando **component**.

```
1 architecture ifsc_de2_115 of timer_seg is
2     -
3     -
4     #DECLARAÇÃO DOS COMPONENTES UTILIZADOS
5     -
6     -
7     signal ENABLE_1SEC : std_logic;
8     signal BCD_UNIDADE : std_logic_vector(3 downto 0); --out
9     signal BCD_DEZENA  : std_logic_vector(3 downto 0); --out
10 begin
```

Os sinais **BCD\_UNIDADE** e **BCD\_DEZENA** são utilizados na instância do componente **bcd2ssd**, sendo uma instância para dezena e outra para unidade. Além disso, o sinal de enable é conectado com a saída **ena\_out** do divisor de clock para que seja recebido o pulso de habilitação.

```
1 architecture ifsc_de2_115 of timer_seg is
2     -
3     -
4     #DECLARAÇÃO DOS COMPONENTES E SINAIS...
5     -
6     -
7     begin
8     U1: div_clk generic map (fclk => FCLOCK) --Divisor de clock
9         port map (clk_in => CLOCK50MHz,
10                 reset => RESET_PB,
11                 clk_out => LED_1SEC,
12                 ena_out => ENABLE_1SEC);
13
14     U2 : contaBCD generic map (D => DEZENA, U=> UNIDADE) --Contador BCD
15         port map (clk => CLOCK50MHz,
16                 contar => CONTAR_SW,
17                 zerar => ZERAR_PB,
18                 rst => RESET_PB,
19                 ena => ENABLE_1SEC,
20                 bcd_u => BCD_UNIDADE,
21                 bcd_d => BCD_DEZENA);
22
23     #convertendo unidade de BCD p/ SSD
24     U3 : bcd2ssd
25         port map (bcd_in => BCD_UNIDADE,
26                 ssd_out => SSD_UNIDADE,
27                 oculta_zero => '0')
```

```


28         );
29         #convertendo dezena de BCD p/ SSD
30     U4 : bcd2ssd
31         port map (bcd_in => BCD_DEZENA,
32                   ssd_out => SSD_DEZENA,
33                   oculta_zero => '1'
34                 );
35 end architecture;

```

O componente **contaBCD** foi projetado para ter overflow quando chegar no valor final controlado pelas variáveis genéricas **UNIDADE** e **BCD\_DEZENA**.

Após fazer a análise de síntese do projeto, foram obtidos os seguintes resultado:

Figura 13: Elaborada pelo Autor



RTL Viewer do timer\_seg

Figura 14: Elaborada pelo Autor

Table of Contents	
Flow Summary	
Flow Settings	
Flow Non-Default Global Settings	
Flow Elapsed Time	
Flow OS Summary	
Flow Log	
Analysis & Synthesis	
Flow Messages	
Flow Suppressed Messages	


  

Flow Summary	
<<Filter>>	
Flow Status	Successful - Sun Jul 6 22:43:30 2025
Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Standard Edition
Revision Name	timer_seg
Top-level Entity Name	timer_seg
Family	Cyclone IV E
Device	EP4CE30F23C7
Timing Models	Final
Total logic elements	43
Total registers	14
Total pins	19
Total virtual pins	0
Total memory bits	0
Embedded Multiplier 9-bit elements	0
Total PLLs	0

Sumário do timer\_seg


As figuras abaixo mostram o funcionamento da arquitetura do **timer\_seg.vhd**:

Figura 15: Elaborada pelo Autor




Simulação do timer\_seg

Figura 16: Elaborada pelo Autor



Simulação do timer\_seg

Figura 17: Elaborada pelo Autor



Simulação do timer\_seg



## 6. Configuração para Placa FPGA

O projeto foi configurado de forma que seja capaz simulá-lo em um kit FPGA. Tal configuração pode ser feita facilmente através do Quartus Prime. A placa escolhida foi uma EP4CE30F23C7 da família Cyclone IV E.

A seguir, uma imagem das configurações feitas na área do Pin Planner do Quartus:

Figura 18: Elaborada pelo Autor

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	Current Strength	Slew Rate
CLOCK50MHz	Input	PIN_T1	2	B2_N0	2.5 V (default)		8mA (default)	
CONTAR_SW	Input	PIN_Y22	5	B5_N3	2.5 V (default)		8mA (default)	
LED_1SEC	Output	PIN_D6	8	B8_N3	2.5 V (default)		8mA (default)	2 (default)
RESET_PB	Input	PIN_V22	5	B5_N2	2.5 V (default)		8mA (default)	
SSD_DEZENA[6]	Output	PIN_W2	2	B2_N2	2.5 V (default)		8mA (default)	2 (default)
SSD_DEZENA[5]	Output	PIN_Y1	2	B2_N2	2.5 V (default)		8mA (default)	2 (default)
SSD_DEZENA[4]	Output	PIN_Y2	2	B2_N2	2.5 V (default)		8mA (default)	2 (default)
SSD_DEZENA[3]	Output	PIN_U1	2	B2_N1	2.5 V (default)		8mA (default)	2 (default)
SSD_DEZENA[2]	Output	PIN_U2	2	B2_N1	2.5 V (default)		8mA (default)	2 (default)
SSD_DEZENA[1]	Output	PIN_V1	2	B2_N1	2.5 V (default)		8mA (default)	2 (default)
SSD_DEZENA[0]	Output	PIN_V2	2	B2_N1	2.5 V (default)		8mA (default)	2 (default)

Configuração dos pinos parte 1

Figura 19: Elaborada pelo Autor

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	Current Strength	Slew Rate
SSD_UNIDADE[6]	Output	PIN_N6	2	B2_N1	2.5 V (default)		8mA (default)	2 (default)
SSD_UNIDADE[5]	Output	PIN_N7	2	B2_N2	2.5 V (default)		8mA (default)	2 (default)
SSD_UNIDADE[4]	Output	PIN_M6	2	B2_N0	2.5 V (default)		8mA (default)	2 (default)
SSD_UNIDADE[3]	Output	PIN_T4	2	B2_N3	2.5 V (default)		8mA (default)	2 (default)
SSD_UNIDADE[2]	Output	PIN_T3	2	B2_N2	2.5 V (default)		8mA (default)	2 (default)
SSD_UNIDADE[1]	Output	PIN_T5	2	B2_N3	2.5 V (default)		8mA (default)	2 (default)
SSD_UNIDADE[0]	Output	PIN_R5	2	B2_N3	2.5 V (default)		8mA (default)	2 (default)
ZERAR_PB	Input	PIN_U22	5	B5_N2	2.5 V (default)		8mA (default)	

Configuração dos pinos parte 2

## 7. Tabela de resultados

A fim de fazer um comparativo de cada circuito, foi montado uma tabela que faz a comparação dos principais parâmetros de cada circuito.

Tabela 1: Elaborada pelo Autor

Parâmetros	Top Level	Divisor de clock	Conversor BCD p/ SSD	Contador BCD
Elementos lógicos	43	13	15	17
Registers	14	6	0	8
Pinos	19	4	12	13

Tabela de resultados de compilação para os 5 contadores

## 8. Conclusão

Conclui-se que os resultados esperados para o circuito do Timer de segundos foram satisfatoriamente alcançados por meio da utilização de um projeto hierárquico, estruturado em dois segmentos distintos durante o desenvolvimento do código.