

Contador BCD

Eletrônica Digital II

Bernardo Souza Muniz

09 de Maio de 2025

Engenharia de Telecomunicações - IFSC-SJ

Sumário

1.	Introdução	3
2.	Código BDC	3
	2.1. Parte sequencial - State Register	
	2.2. Parte combinacional - Next State Logic	3
3.	Desempenho do Código	4
	3.1. Fmax	5
	3.1.1. Fmax com restrição de frequência máxima de Clock	5
	3.1.2. Fmax com Seed	6
4.	Resultados	7
	4.1. Tabela de resultados	8
5	Conclusão	8

1. Introdução

O objetivo deste documento é apresentar um código em *VHDL* (*VHSIC Hardware Description Language*) que realiza a contagem binária de 000 até 999, estruturado em dois segmentos: um de lógica sequencial e outro de lógica combinacional. Além do desenvolvimento do código, são apresentados dados de verificação de desempenho, como a frequência máxima (Fmax), número de pinos utilizados e quantidade de elementos lógicos consumidos. A plataforma de desenvolvimento utilizada foi o Quartus Prime, e a simulação foi realizada com o ModelSim.

2. Código BDC

O código de contagem é dividido em dois blocos principais: um responsável pela lógica sequencial (State Register) e outro pela lógica combinacional (Next State Logic). Ele realiza a contagem binária de 000 até 999, separando os dígitos em unidade, dezena e centena. O objetivo final é que todas as casas numéricas atinjam o valor "1001" ao término da contagem.

2.1. Parte sequencial - State Register

O primeiro segmento do código se trata do State register, que é sensível ao clock e ao reset. O objetivo do State Register é resetar todas as unidades de contagem para "000" quando a varíavel *enable* for igual a "1". Caso não estiver ativo, o processo só executa durante uma borda de subida (rising edge) do clock. Durante o clock os valores do próximo estado são armazenados nos registradores.

```
process(clock, reset)
begin

if (reset = '1') then

reg_unidade <= (others => '0');

reg_dezena <= (others => '0');

reg_centena <= (others => '0');

elsif rising_edge(clock) then

reg_centena <= centena_next;

reg_dezena <= dezena_next;

reg_unidade <= unidade_next;

end if;

end process;</pre>
```

2.2. Parte combinacional - Next State Logic

O segundo segmento se baseia no cálculo do próximo estado. Dentro desete processo, as variáveis de próximo estado são atualizadas cada vez que as varíaveis de registro são igual a "1001" — 9 em binário.

```
process(reg_unidade, reg_dezena, reg_centena, enable)
begin
-- para evitar o latch quando enable for diferente de 1,
```

```
-- nesse caso os valores permanecem os mesmos e nao mudam
       unidade_next <= reg_unidade;</pre>
6
       dezena next <= reg dezena;</pre>
        centena next <= reg centena;
8
       if enable = '1' then
            if reg unidade = "1001" then -- 9 em binário
10
                unidade_next <= (others => '0');
                if reg dezena = "1001" then
                     dezena next <= (others => '0');
                     if reg centena = "1001" then
16
                         centena next <= (others => '0');
                     else
18
                         centena next <= reg centena + 1;</pre>
19
                     end if;
                     dezena_next <= reg_dezena + 1;</pre>
                end if;
            else
25
                unidade_next <= reg_unidade + 1;</pre>
            end if;
       end if:
<sup>28</sup> end process;
```

3. Desempenho do Código


Uma vez feito a descrição do código em VHDL, foi utilizado a família de FPGA **CYCLONE IV** e o dispositivo **EP4CE6E22A7**. Foram verificados os valores de tensão de alimentação do núcleo e o número de elementos lógicos.

Figura 1: Elaborada pelo Autor



Core voltage

Figura 2: Elaborada pelo Autor



Número de elementos lógicos

Após a compilação do projeto, foi verificado um total de 16 elementos lógicos e uma tensão de 1.2 V.

3.1. Fmax

Para a obtenção dos valores da Fmax do projeto, foram utilizados dados presentes no **Compilation Report** na pasta **Timing Analyzer**. Os resultados obtidos estão presentes na figura 3.




Figura 3: Elaborada pelo Autor

Fmax na primeira compilação

Ao fazer a primeira compilação do projeto sem demais alterações para otimização, foi obtido um valor Fmax de 353.4 Mhz.


3.1.1. Fmax com restrição de frequência máxima de Clock

No intuito de diminui a frequência do Fmax, foi utilizado um arquivo .sdc contendo um comando para a configuração de restrição do Clock do projeto.

```
create_clock -name CLOCK -period 20 [get_ports -no_case {clock}]
```

Após a execução do projeto utilizando o código com restrições no arquivo .sdc, o valor de Fmax foi reduzido para um valor de 259.47 MHz e os mesmos valores de pinos e elementos lógicos.

Figura 4: Elaborada pelo Autor



Valor do Fmax após a utilização da restrição de frequência do Clock

3.1.2. Fmax com Seed

Foi feito também a utilização de uma Seed para a configuração do compilador com o intuito de obervar os valores do Fmax após a alteração.

Fonte: Elaborado pelo autor




Figura 5: Optimization mode

Foi selecionado as opções de "Power (High effort - increases runtime)" e configurado uma Seed com valor 1.

Fonte: Elaborado pelo autor




Figura 6: Seed

Fonte: Elaborado pelo autor





Figura 7: Fmax com Seed

Ao compilar novamente o projeto, foi obtido um tempo de Fmax igual a 259.47 MHz e os mesmos valores de pinos e elementos lógicos.

4. Resultados

Após a compilação do projeto, foi efetuado o teste do código no Modelsim para a visualização das unidades do contador.



Fonte: Elaborado pelo autor

Figura 8: Início do contador

Após definir uma variação de clock e definir o reset com valor 1, todas as variáveis ficaram zeradas.

Wave - Default 📤 bjects :::::: 🛨 🗗 🗴 ▼ Now □ Now → clock clock reset reset 0 enable enable 🔷 unidade 🖪 🔷 unidade 0000 1001 dezena 0000 🛨 🔷 dezena 1001 centena 🕽 0000 centena 1001 reg_unidade <u>→</u> reg_unidade 0000 1001 reg_dezena 0000 reg_dezena 1001 reg_centena <u>→</u> reg_centena 0000 1001 unidade_nex unidade_next 0001 0000 dezena next 0000 → dezena_next 0000 → centena next 0000 0000 🌼 ctive) :::::: 🛨 🗗 🗙 ▼ Name Now 60020 ns 60005.2 ns 60005.6 ns

Fonte: Elaborado pelo autor

Figura 9: Início do contador

Agora com o enable e a variação de clock ativa, após avançar no tempo verifica-se que todas as variáveis de contagem ficaram com valor "1001", como era esperado.

4.1. Tabela de resultados

A tabela a seguir mostra todos os resultados obtidos durante as 3 compilações feitas, incluindo o número de elementos lógicos, pinos e Fmax obtida.

CompilaçãoFmax (MHz)Elementos lógicosPinosPrimeira compilação353,481615Restrição de Clock259,471615Compilação com Seed259,471615

Tabela 1: Elaborada pelo Autor

Tabela de resultados de compilação

5. Conclusão

Conclui-se que a utilização de dois segmentos no desenvolvimento do código proporcionou resultados significativamente mais consistentes em comparação à abordagem com apenas um segmento. Os objetivos definidos no início do projeto foram plenamente alcançados, culminando na implementação bem-sucedida de um contador binário que vai de 000 até 999.