

# Timer de Segundos com Mostrador SSD

Eletrônica Digital II

Bernardo Souza Muniz, Ygor Martins e Germano Coelho.

03 de Julho de 2025

Engenharia de Telecomunicações - IFSC-SJ

# Sumário

1.	Introdução	3
	Contador BCD	
3.	Divisor de clock	6
4.	Conversor de BCD para SSD	8
	Entidade Top Level	
	Configuração para Placa FPGA	
	Tabela de resultados	
	Conclusão	

## 1. Introdução

O objetivo deste documento é apresentar a implementação de um timer de segundos utilizando a linguagem *VHDL* (*VHSIC Hardware Description Language*) que realiza a contagem de 00 até DU (Dezena e unidade) atraves de dois displays de sete segmentos. Todo o projeto será estruturado no modelo hierárquico, onde terá uma classe Top Level que faz a instanciação dos demais componentes presentes no programa. Além do desenvolvimento do código, são apresentados dados de verificação de desempenho, como a frequência máxima (Fmax), número de pinos utilizados e quantidade de elementos lógicos consumidos. A plataforma de desenvolvimento utilizada foi o Quartus Prime e a simulação foi realizada com o ModelSim.

## 2. Contador BCD

O contador BCD tem como objetivo realizar a contagem do tempo, esta contagem por sua vez é determinada através de dois parâmetros genéricos, D (Dezena máxima) e U (Unidade máxima).

Além disso, o a descrição de hardware vem consigo uma configuração com relação a forma que o contador se comporta. Onde este através de um parâmetro genérico pode realizar o overflow da contagem, ou, parar a contagem no valor máximo definido préviamente.

Vejamos agora separadamente, tanto sua entidade quanto sua arquitetura:

```
entity contaBCD is
     generic (D: natural :=5; U : natural := 9; tipo : natural := 1); --0
  => overflow, 1 => parada
3
    port (
      clk, rst : in std logic;
5
      ena : in std logic;
6
      contar : in std logic;
      zerar : in std logic;
      bcd_d : out std_logic_vector(3 downto 0);
      bcd u : out std logic vector(3 downto 0)
10
    );
11 end entity;
```

```
1 architecture rtl of bcd2ssd is
       signal seg, seg final : std logic vector(6 downto 0);
3
      signal bcd aux : std logic vector(3 downto 0);
5
       process(bcd_in, oculta_zero, bcd_aux, seg)
6
      begin
7
8
      bcd_aux <= bcd_in;</pre>
9
           case bcd aux is
10
               when "0000" => seg <= "0000001"; -- Padrão mais comum
   (segmento 'a' é o LSB)
               when "0001" => seg <= "1001111";
               when "0010" => seg <= "0010010";
13
```

```
14
                when "0011" => seg <= "0000110";
                when "0100" => seg <= "1001100";
                when "0101" => seg <= "0100100";
16
                when "0110" => seg <= "0100000";
                when "0111" => seg <= "0001111";
19
                when "1000" => seg <= "0000000";
                when "1001" => seg <= "0000100";
20
21
                when others => seg <= "1111111";
22
            end case;
            if oculta zero = '1' and bcd aux = "0000" then
                seg_final <= (others => '1');
            else
26
27
                seg_final <= seg;</pre>
28
            end if;
       end process;
29
30
       anode common: if tipo = 0 generate
            ssd_out <= seg_final;</pre>
32
       end generate;
34
35
       cathode_common: if tipo = 1 generate
36
            ssd_out <= not seg_final;</pre>
37
       end generate;
   end architecture;
```

Como resultado desta descrição o seguinte RTL foi obtido:

Th0 cm Add1

A[3.0] Out[3.0]

A[3.0] Equal0

A[3.0] Equal1

A[3.0] Equal1

A[3.0] Equal1

A[3.0] Equal1

A[3.0] Equal1

A[3.0] Out

A[3.0]

Figura 1: Elaborada pelo Autor

RTL Viewer do contador BCD


Figura 2: Elaborada pelo Autor



Sumário do contador BCD


E com este circuito, através de um arquivo .do, é possível obter duas simulações, uma com critério de parada, e a outra com overflow, vejamos ambas conforme a ordem dita acima:

Figura 3: Elaborada pelo Autor



Simulação com critério de parada

Figura 4: Elaborada pelo Autor



Simulação com overflow

## 3. Divisor de clock

O objetivo principal do circuito divisor de clock dentro do projeto do timer de segundos, é gerar um pulso de habilitação, descrito como ena\_out na entidade, para o contador a cada 1 segundo a partir do clock disponível no kit de implementação. O pulso de habilitação dura 20 ns.

```
entity div_clk is
    generic (Nbits : natural := 6; fclk : integer := 50); #Apenas para
simulacao
port(
    clk: in std_logic;
    reset :in std_logic;
    ena_out : out std_logic;
    clk_out: out std_logic
    );
end entity;
```

Abaixo é possível ver a descrição da arquitetura do projeto separada em dois segmentos: combinacional e sequencial.


```
architecture clk division of div clk is
     signal r reg, r next : unsigned (Nbits-1 downto 0);
3
  begin
4
     process(clk in,reset)
5
      begin
       if (reset = '1') then
6
               r reg <= (others => '0');
7
          elsif rising_edge(clk_in) then
9
               r reg <= r next;</pre>
10
           end if:
       end process:
12
       r next <= (others => '0') when r reg = (fclk-1) else r reg + 1;
13
       clk out <= '1' when r reg < fclk/2 else '0';</pre>
       ena out <= '1' when r reg=fclk-1 else '0';</pre>
15 end architecture;
```

Na lógica sequencial, temos que o reset é assíncrono, por mais que esteja dentro de um processo que dependa da entrada clk\_in, sua função é fora da borda de subida do clock. Quando reset é ativado, o contador é zerado, se não, registra a próxima contagem feita no segmento combinacional.

Na lógica combinacional, r\_next conta de de 0 até fclk - 1, quando essa entrada é zerada, temos que o ciclo dividico de clk\_out chegou ao fim, e no próximo ciclo ele começa zerado. A saída clk\_out atua como um clock dividido, gerando um sinal de clock mais lento com duty cycle de 50%. Por fim, a saída ena\_out recebe 1 quando um ciclo do clock divido terminou.

Após fazer a análise de síntese do projeto, foram obtidos os seguintes resultado:

Figura 5: Elaborada pelo Autor



RTL Viewer do divisor de clock


Figura 6: Elaborada pelo Autor



Sumário do divisor de clock


Ao realizar a simulação, foi utilizado um clock de 20 ns e simulado com frequência de 50Hz, neste caso, o parâmetro genérico fclk presente na entidade foi definido com valor de 50.

Figura 7: Elaborada pelo Autor



Sumário do divisor de clock

Figura 8: Elaborada pelo Autor



Simulação do divisor de clock

Nota-se que o sinal r\_reg conta até fclk - 1 e quando esse evento acontece, o sinal de enable é ativado e r\_reg zera novamente, demonstrado o comportamento esperado do circuito.

## 4. Conversor de BCD para SSD

O conversor BCD para Display de Sete Segmentos (SSD) é um componente essencial no projeto do timer, responsável por traduzir os valores numéricos em binário (BCD - Binary Coded Decimal) para os padrões de acionamento dos displays de 7 segmentos.

Como pode ser visto acima, se encontra a entidade do projeto do projeto, onde possui um generic na qual define a configuração do display - valor 0 para ânodo comum (segmentos acionados em nível baixo) ou 1 para cátodo comum (segmentos acionados em nível alto), sendo este último o padrão.

Uma porta oculta\_zero que é um sinal de controle que, quando ativado ('1'), desliga todos os segmentos quando a entrada BCD for zero, útil para eliminar zeros não significativos em visualizações numéricas.

Duas portas de dados: bcd\_in e bcd\_out.

bdc\_in (4 bits): Recebe valores decimais codificados em binário (0-9)

bcd\_out (7 bits): Controla individualmente cada segmento (a-g) do display, onde cada bit corresponde a um segmento específico.

```
architecture rtl of bcd2ssd is
       signal seg, seg final : std logic vector(6 downto 0);
3 begin
4
       process(bcd in, oculta zero)
5
      begin
6
           case bcd_in is
               when "0000" => seg <= "0000001";
7
               when "0001" => seg <= "1001111";
               when "0010" => seg <= "0010010";
               when "0011" => seg <= "0000110"
10
               when "0100" => seg <= "1001100";
               when "0101" => seg <= "0100100";
13
               when "0110" => seg <= "0100000";
               when "0111" => seg <= "0001111";
14
               when "1000" => seg <= "0000000";
               when "1001" => seg <= "0000100";
16
               when others => seg <= "1111111";
17
           end case:
19
           if oculta zero = '1' and bcd in = "0000" then
20
                seg final <= (others => '1');
           else
23
                seg_final <= seg;</pre>
24
           end if;
25
      end process;
26
27
       -- Seleção do tipo de display usando IF GENERATE
       anode common: if tipo = 0 generate
29
           ssd_out <= seg_final;</pre>
30
       end generate;
32
       cathode common: if tipo = 1 generate
33
           ssd out <= not seg final;</pre>
       end generate;
35 end architecture;
```

A arquitetura RTL implementa a lógica de conversão do código BCD para o padrão de 7 segmentos, com três estágios principais de processamento.

#### Conversão BCD-Segmentos:

Um bloco combinacional case mapeia cada valor BCD (0-9) para seu padrão correspondente de segmentos. Padrões definidos para display de ânodo comum (ativo em baixo). Exemplo: "0000" (0)  $\rightarrow$  "0000001" (apenas segmento g desligado). Valores inválidos ( $\geq$ 10) desligam todos segmentos ("1111111").

#### • Controle de Ocultação de Zero:

Lógica condicional verifica oculta\_zero='1' e valor BCD zero. Quando ativo, força todos segmentos para '1' (desligado). Mantém a conversão normal em outros casos

#### Adaptação para Tipo de Display:

Uso de if generate para selecionar a polaridade. Ânodo comum (tipo=0): saída direta (seg\_final). Cátodo comum (tipo=1): saída invertida (not seg\_final). Permite reutilização do mesmo código para ambos tipos de display

Mux5 ssd\_out[0]~not SEL[3..0] ssd\_out[6..0] 16'hfc8e DATA[15..0] ssd\_out[1]~not Mux6 SEL[3..0] ssd out[2]~not 16'hfc83 DATA[15..0] ssd\_out[3]~not Mux1 SEL[3..0] bcd\_in[3..0] 16'hfc60 DATA[15..0] ssd\_out[4]~not Equal0 4'h0 B[3..0] ssd out[5]~not oculta\_zero seg\_final[6..0] Mux0 ssd\_out[6]~not 16'hfc12 DATA[15..0] Mux2 SEL[3..0] OUT 16'hfc04 DATA[15..0] Mux3 SEL[3..0] 16'hfc92 DATA[15..0] Mux4 SEL[3..0] 16'hfeba DATA[15..0]

Figura 9: Elaborada pelo Autor

RTL do bcd2ssd

Acima, podemos ver o RTL do bcd2ssd.




Figura 10: Elaborada pelo Autor

Sumário do bcd2ssd

Na figura acima, podemos ver o sumário do circuito bcd2ssd, onde encontra-se 15 elementos lógicos, 0 registradores e 12 pinos.

Figura 11: Elaborada pelo Autor



Simulação com ocultando o zero

Na figura acima, podemos observar a simulação do bcd2ssd com o oculta zero em 1.

Figura 12: Elaborada pelo Autor

Simulação sem ocultando o zero

Na figura acima, podemos observar a simulação do bcd2ssd com o oculta zero em 0.

# 5. Entidade Top Level

Para fazer a junção de todos os circuitos presentes no projeto, foi criada uma entidade Top-Level chamada **timer\_seg.vhd**. Nela foram instanciados todos os componentes para que o timer de segundos funcione corretamente. No código abaixo é possível verificar a entidade do arquivo:

```
entity timer seg is
      generic (DEZENA : natural :=5; UNIDADE : natural := 9; FCLOCK :
   natural := 50);
     port (
       CL0CK50MHz
                    : in std logic;
       RESET PB
                  : in std logic;
6
       CONTAR SW
                   : in std_logic;
       ZERAR PB
                    : in std logic;
7
                    : out std_logic;
       LED 1SEC
       SSD_DEZENA : out std_logic_vector(6 downto 0);
       SSD UNIDADE : out std logic vector(6 downto 0)
10
11
     );
```

```
12 end entity;
```

Nos parâmetros genéricos foram declarados variáveis que podem ser mudadas conforme a necessidade do contador. Inicialmente foi definido um contador de 00 até 59, onde a dezena e a unidade são atribuídas pelas variáveis naturais **DEZENA** e **UNIDADE**. Além disso, para as simulações foi utilizado um clock de 50Hz, onde a frequência pode ser controlada por **FCLOCK**.

Para fazer a instância de todos os componentes presentes no circuito, foi utilizado uma arquitetura com três sinais internos e utilizado o comando **component**.

```
architecture ifsc_de2_115 of timer_seg is

architecture ifsc_de3_115 of timer_seg is

architecture ifsc_de
```


Os sinais **BCD\_UNIDADE** e **BCD\_DEZENA** são utilizados na instância do componente **bcd2ssd**, sendo uma instância para dezena e outra para unidade. Além disso , o sinal de enable é conectado com a saída **ena\_out** do divisor de clock para que seja recebido o pulso de habilitação.

```
architecture ifsc de2 115 of timer seg is
3
4
     #DECLARAÇÃO DOS COMPONENTES E SINAIS...
5
6
7
     begin
8
     U1: div_clk generic map (fclk => FCLOCK) --Divisor de clock
9
     port map (clk in => CLOCK50MHz,
10
              reset => RESET PB,
              clk out => LED 1SEC,
              ena out => ENABLE 1SEC);
12
13
     U2 : contaBCD generic map (D => DEZENA, U=> UNIDADE) --Contador BCD
14
       port map (clk => CLOCK50MHz,
15
             contar => CONTAR SW,
16
             zerar => ZERAR PB,
             rst => RESET PB,
18
19
             ena => ENABLE 1SEC,
             bcd u => BCD UNIDADE,
21
             bcd_d => BCD_DEZENA);
22
23
        #convertendo unidade de BCD p/ SSD
24
     U3 : bcd2ssd
25
         port map (bcd in => BCD UNIDADE,
26
                ssd out => SSD UNIDADE,
27
                oculta zero => '0'
```

O componente **contaBCD** foi projetado para ter overflow quando chegar no falor final controlado pelas variáveis genéricas **UNIDADE** e **BCD\_DEZENA**.


Após fazer a análise de síntese do projeto, foram obtidos os seguintes resultado:

Figura 13: Elaborada pelo Autor



RTL Viewer do timer\_seg


Figura 14: Elaborada pelo Autor



Sumário do timer\_seg


As figuras abaixo mostram o funcionamento da arquitetura do timer\_seg.vhd:

Figura 15: Elaborada pelo Autor




Simulação do timer\_seg

Figura 16: Elaborada pelo Autor



Simulação do timer\_seg

Figura 17: Elaborada pelo Autor



Simulação do timer\_seg

# 6. Configuração para Placa FPGA

O projeto foi configurado de forma que seja capaz simulá-lo em um kit FPGA. Tal configuração pode ser feita fácilmente através do Quartus Prime. A placa escolhida foi uma EP4CE30F23C7 da família Cyclone IV E.


A seguir, uma imagem das configurações feitas na área do Pin Planner do Quartus:

Figura 18: Elaborada pelo Autor

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	Current Strength	Slew Rate
CLOCK50MHz	Input	PIN_T1	2	B2_N0	2.5 V (default)		8mA (default)	
CONTAR_SW	Input	PIN_Y22	5	B5_N3	2.5 V (default)		8mA (default)	
LED_1SEC	Output	PIN_D6	8	B8_N3	2.5 V (default)		8mA (default)	2 (default)
RESET_PB	Input	PIN_V22	5	B5_N2	2.5 V (default)		8mA (default)	
SSD DEZENA[6]	Output	PIN_W2	2	B2_N2	2.5 V (default)		8mA (default)	2 (default)
SSD_DEZENA[5]	Output	PIN_Y1	2	B2_N2	2.5 V (default)		8mA (default)	2 (default)
SSD DEZENA[4]	Output	PIN_Y2	2	B2 N2	2.5 V (default)		8mA (default)	2 (default)
SSD DEZENA[3]	Output	PIN U1	2	B2_N1	2.5 V (default)		8mA (default)	2 (default)
SSD DEZENA[2]	Output	PIN_U2	2	B2 N1	2.5 V (default)		8mA (default)	2 (default)
SSD DEZENA[1]	Output	PIN_V1	2	B2_N1	2.5 V (default)		8mA (default)	2 (default)
SSD DEZENA[0]	Output	PIN V2	2	B2 N1	2.5 V (default)		8mA (default)	2 (default)

Confirguração dos pinos parte 1

Figura 19: Elaborada pelo Autor



Configuração dos pinos parte 2

### 7. Tabela de resultados

A fim de fazer um comparativo de cada circuito, foi montado uma tabela que faz a compação dos principais parâmetros de cada circuito.

Tabela 1: Elaborada pelo Autor

Parâmetros	Top Level	Divisor de clock	Conversor BCD	Contador BCD
			p/ SSD	
Elementos lógicos	43	13	15	17
Registers	14	6	0	8
Pinos	19	4	12	13

Tabela de resultados de compilação para os 5 contadores

### 8. Conclusão

Conclui-se que os resultados esperados para o circuito do Timer de segundos foram satisfatoriamente alcançados por meio da utilização de um projeto hierárquico, estruturado em dois segmentos distintos durante o desenvolvimento do código.