Gate A — Verificación de Diseño y Autorización de Montaje (Hito 2)

Grupo: _____ **Integrantes:** _____ **Fecha/Hora:** _____
Revisor Docente: _____ **Estado Informe Lab 3 (18/oct):** ☐ Entregado ☐ Pendiente (Verificar)

Regla de Progresión Diferenciada (Visual A)



1. Matriz de Verificación Rápida (Documentación + Defensa Oral)

Un checkbox no sustituye la explicación oral. No se autoriza el trabajo físico si existen riesgos eléctricos o topológicos sin controlar.

Componente Obligatorio de Gate A	Evidencia Concreta (Archivo, página, dato o demostración)	Estado (V / C / A)
1. Esquema y baseline Hito 1 real (datos medidos)		☐ V ☐ C ☐ A
2. Limitación comprobada y métrica de mejora		☐ V ☐ C ☐ A
3. Topología propuesta y posición (Puente / Twin-T)		☐ V ☐ C ☐ A
4. Rango diferencial (V_d) y común (V_{cm}) de entrada		☐ V ☐ C ☐ A
5. Objetivo de salida (V_o) y ganancia requerida ($A_d^\star$)		☐ V ☐ C ☐ A
6. Derivación algebraica y cálculo de ganancia		☐ V ☐ C ☐ A
7. Resistores reales, matching crítico y $A_{d,\text{nom}}$ recalculada		☐ V ☐ C ☐ A
8. Distinción conceptual A_d, A_c, CMRR y prueba prevista		☐ V ☐ C ☐ A
9. LTSpice: modo diferencial y comparación numérica		☐ V ☐ C ☐ A
10. LTSpice: modo común y evidencia interpretada		☐ V ☐ C ☐ A
11. Op-Amp exacto, fabricante, pinout y datasheet		☐ V ☐ C ☐ A
12. Fuente/referencia, rango común, headroom, GBW y SR		☐ V ☐ C ☐ A
13. BOM completa y conexiones reproducibles		☐ V ☐ C ☐ A

Leyenda de Estado: **V** = Válido; **C** = Corregir (requiere ajuste puntual); **A** = Ausente.

2. Referencia Analítica Obligatoria (Conservar Notación del Curso)

Definiciones de señal diferencial y modo común:

$$V_d = V_2 - V_1, \qquad V_{cm} = \frac{V_1 + V_2}{2} \iff V_1 = V_{cm} - \frac{V_d}{2}, \qquad V_2 = V_{cm} + \frac{V_d}{2}$$

Para el amplificador de instrumentación clásico simétrico de 3 Op-Amps (etapa de entrada con resistores de realimentación R y ganancia R_G; etapa sustractora con razones emparejadas $\frac{R_2}{R_1} = \frac{R_4}{R_3} = k$):

$$V_{o1} = V_1 + \frac{R}{R_G}(V_1 - V_2), \qquad V_{o2} = V_2 + \frac{R}{R_G}(V_2 - V_1)$$

$$V_{o2} - V_{o1} = (V_2 - V_1) + \frac{2R}{R_G}(V_2 - V_1) = \left(1 + \frac{2R}{R_G}\right) V_d$$

$$V_o = k(V_{o2} - V_{o1}) = k\left(1 + \frac{2R}{R_G}\right) V_d \implies \boxed{A_d = k\left(1 + \frac{2R}{R_G}\right)}, \qquad \boxed{R_G = \frac{2R}{(A_d/k) - 1}} \quad \left(\frac{A_d}{k} > 1\right)$$

Pregunta de Verificación Oral: ¿Por qué aumentar A_d no garantiza disminuir A_c, y por qué el sustractor final exige igualdad de *razones* resistivas y no solo valores nominales parecidos?

3. Dictamen Inicial y Trazabilidad de Correcciones

Estado Inicial Gate A: ☐ **READY** ☐ **READY WITH MINOR CORRECTIONS** ☐ **NOT READY**

Exact blocking issue (Problema bloqueante exacto): _____

Corrección verificable asignada: _____

Responsable en el grupo: _____ **Hora límite de reverificación:** _____

Resultado de Reverificación (Recheck): ☐ Aprobado ☐ Mantiene bloqueo **Hora:** _____

Permiso Explícito para Comenzar Montaje de Etapa Aislada: ☐ **AUTORIZADO** ☐ **DENEGADO** **Firma Docente:** _____