

Documento Interno Docente: Planificación y Brechas Operacionales (Hito 2)

Advertencia de Integridad Operacional: No emitir la Lista de Materiales (BOM) a los estudiantes hasta que la Especificación Oficial de Diseño del Hito 2 sea recibida de la coordinación[cite: 15]. Inferir componentes basados en teoría de clase podría ocasionar compras erróneas[cite: 15].

1. Parámetros Fijos (Conocidos Oficialmente)

Información ya confirmada por los planes del curso:

- **Objetivo:** Amplificador diferencial BJT discreto para detección de corriente en shunt (Shunt Current Sensing)[cite: 15].
- **Métricas Clave de Validación:** Polarización DC estable, análisis de pequeña señal, y un **CMRR experimental medido** > 60 dB[cite: 15].
- **Fecha Objetivo Provisional de Laboratorio:** Semana 8, Sesión 2[cite: 15].

2. Brechas de Diseño (Requieren Fuentes Autoritativas)

Los siguientes parámetros **no pueden ser inventados** en clase. El docente debe asegurar la documentación de diseño final para fijarlos:

- Número de parte exacto del transistor BJT (ej. BC547, 2N3904, o pares monolíticos como MAT12 para asegurar "matching")[cite: 15].
- Topología de la fuente de cola (¿Resistor simple R_E , espejo de corriente discreto, o fuente ideal de laboratorio?)[cite: 15].
- Rango del Shunt y requerimientos de voltaje de alimentación (V_{CC} , V_{EE})[cite: 15].
- Tolerancias de resistores requeridas para asegurar un CMRR > 60 dB frente al "mismatch"[cite: 15].

3. Entregables Propuestos de Pre-Laboratorio (Una vez fijada la topología)

Los estudiantes deberán generar la siguiente evidencia antes de armar en protoboard:

1. **Análisis Analítico DC:** Determinación matemática de I_{C1} , I_{C2} , V_{C1} , V_{C2} y prueba de operación en región Activa Directa[cite: 15].
2. **Simulación DC (LTspice):** Verificación del punto de operación simulado frente a los cálculos manuales[cite: 15].
3. **Simulación Dinámica AC:** Trazado de ganancia diferencial (A_d), ganancia en modo común (A_c) y el perfil frecuencial del CMRR[cite: 15].
4. **Protocolo de Medición:** Esquema exacto de cómo inyectar señales en modo común y modo diferencial en el hardware para la verificación en la Semana 8[cite: 15].

4. Criterios de Go/No-Go Temporal

Para preservar la Semana 8 Sesión 2 como fecha de montaje físico:

- **Límite para obtención del BOM oficial:** Fines de Semana 7.
- **Acción de mitigación:** Si el BOM y las tolerancias no se definen a tiempo, se debe reprogramar la sesión de laboratorio físico a la Semana 8 Sesión 3, transformando la Sesión 2 en validación exclusiva por software (LTspice) y cálculo de tolerancias por mismatch[cite: 15].