

Consolidación Transversal y Análisis DC del Par Diferencial BJT

IMT-221 Circuitos Electrónicos III — Semana 7, Sesión 2

M.Sc. Ing. Bernardo Quiroga Turdera

Universidad Católica Boliviana “San Pablo” — Sede Tarija

Semana 7

Objetivos de la Sesión

Preguntas guía de hoy:


- 1 ¿Podemos reconstruir el modelo de cualquier topología (CE, CC, CB) usando un solo método sin depender de fórmulas memorizadas?[cite: 15]
- 2 ¿Qué cambia en el circuito cuando dos ramas de transistores ya no son independientes, sino que comparten una restricción de corriente (Par Diferencial)?[cite: 15]

Transición Conceptual

Pasaremos del análisis de **un solo transistor** (donde la topología dicta la función) a una **etapa de detección acoplada de dos transistores** (el Par Diferencial)[cite: 15].

Revisión Transversal: Un Método, Tres Topologías


No existen tres sets de fórmulas desconectadas. Existe **un solo método incremental**[cite: 15]:



¿Qué es invariante? La física del transistor incremental ($i_c = g_m v_\pi$)[cite: 15].

¿Qué cambia? El terminal común (Tierra AC), por dónde entra la señal (v_i) y por dónde sale (v_o)[cite: 15].

Estructura del Par Diferencial Canónico



Anatomía de la etapa acoplada[cite: 15]:

- **Dos ramas** (Q_1 y Q_2) idealmente idénticas (emparejadas).
- Dos nodos de entrada (v_1, v_2).
- Resistores de colector simétricos (R_C).
- **Restricción Fundamental:** Emisores unidos a una única fuente de corriente (Cola o *Tail*) I_{TAIL} [cite: 15].

No son dos CE independientes

Por KCL en el nodo E: $I_{E1} + I_{E2} = I_{TAIL}$ [cite: 15].
¡Ambas ramas deben **compartir** esta corriente constante!

Análisis DC: Estado Balanceado ($v_1 = v_2$)

Si aplicamos exactamente la misma tensión DC en ambas bases ($v_1 = v_2 = V_{CM}$) y los transistores son idénticos[cite: 15]:

1. Simetría de Corrientes[cite: 15]: Como $v_{BE1} = v_1 - V_E$ y $v_{BE2} = v_2 - V_E$, entonces $v_{BE1} = v_{BE2}$. Por lo tanto:

$$I_{E1} = I_{E2} \quad \text{y como} \quad I_{E1} + I_{E2} = I_{TAIL} \implies I_{E1} = I_{E2} = \frac{I_{TAIL}}{2} \quad [\text{cite: 15}]$$

2. Corrientes de Colector (Punto Q)[cite: 15]: Asumiendo $\alpha \approx 1$ (despreciando corriente de base para este análisis simplificado):

$$I_{C1} \approx I_{C2} \approx \frac{I_{TAIL}}{2} \quad [\text{cite: 15}]$$

3. Tensiones de Colector (Salida DC)[cite: 15]: Por KVL desde la fuente V_{CC} hacia abajo:

$$V_{C1} = V_{CC} - I_{C1}R_C \quad \text{y} \quad V_{C2} = V_{CC} - I_{C2}R_C \implies V_{C1} = V_{C2} \quad [\text{cite: 15}]$$

Direccionamiento de Corriente (Current Steering)

¿Qué ocurre si introducimos una diferencia $v_d = v_1 - v_2$? [cite: 15]

Condición	I_{C1}	I_{C2}	V_{C1} (Salida 1)	V_{C2} (Salida 2)
$\mathbf{v_1 = v_2}$ ($v_d = 0$)	$I_{TAIL}/2$	$I_{TAIL}/2$	Balanceado	Balanceado
$\mathbf{v_1 > v_2}$ ($v_d > 0$)	↑ (Sube)	↓ (Baja)	↓ (Cae)	↑ (Sube)
$\mathbf{v_1 < v_2}$ ($v_d < 0$)	↓ (Baja)	↑ (Sube)	↑ (Sube)	↓ (Cae)

Física del Direccionamiento

La corriente I_{TAIL} es un recurso constante. Un aumento en v_1 hace que Q_1 conduzca más, lo que **obliga** a Q_2 a conducir menos para cumplir $I_{E1} + I_{E2} = I_{TAIL}$ [cite: 15]. Las tensiones de colector se mueven en **direcciones opuestas** [cite: 15].

La Realidad del Diseño: Sensibilidad y "Mismatch"

¿Por qué el balance perfecto $V_{C1} = V_{C2}$ casi nunca ocurre en hardware real aunque $v_1 = v_2$?[cite: 15]

- **Mismatch de transistores:** Q_1 y Q_2 tienen leves diferencias de fabricación en el voltaje V_{BE} y la ganancia β [cite: 15].
- **Mismatch de Resistores:** R_{C1} y R_{C2} tienen tolerancias reales (ej. 1 % o 5 %)[cite: 15].
- **Deriva Térmica:** Diferencias sutiles de temperatura alteran la distribución de corriente[cite: 15].

Todo esto genera un **Voltaje de Offset** en la salida. Para aplicaciones de precisión (como medir una caída minúscula en un Shunt de corriente para el **Hito 2**), requeriremos transistores acoplados térmicamente y análisis formal de CMRR[cite: 15].

Planificación de Laboratorio (Hito 2)

El **Hito 2** requerirá implementar un Par Diferencial discreto para detección de corriente mediante shunt[cite: 15].

Aviso Operacional:

- **Fecha objetivo provisional:** Semana 8, Sesión 2[cite: 15].
- **Lista de Materiales (BOM):** NO compren componentes aún. La topología exacta, las tensiones de alimentación y la especificación del transistor/shunt están pendientes de los documentos autoritativos del curso[cite: 15].
- El éxito en el laboratorio requerirá validar teóricamente el $CMRR > 60 \text{ dB}$, concepto matemático que exploraremos la próxima sesión[cite: 15].