W12S01 — Guía Estudiantil Corregida (Configuración Única)

IMT-221 — Circuitos Electrónicos III[cite: 10]

Alcance y Propósito de la Actividad

Uso: Reconstrucción manual en LTspice de un interruptor NMOS *low-side* y comparación de dos resistencias de compuerta[cite: 10]. Este es un ejercicio **hipotético**; no representa una especificación del laboratorio físico, ni el MOSFET oficial del curso, ni un diseño seguro de Hito 3[cite: 10].

1. Parámetros Aprobados (Configuración Única)

Los siguientes parámetros son idénticos en la guía, el netlist y el solucionario[cite: 10]:


Parámetro[cite: 10]	**Valor Aprobado**[cite: 10]
Bus de alimentación (`VPOWER`)[cite: 10]	12 V DC[cite: 10]
Carga (`RLOAD`)[cite: 10]	10 Ω resistiva[cite: 10]
Resistencia de gate lenta (R_G)[cite: 10]	220 Ω[cite: 10]
Resistencia de gate rápida (R_G)[cite: 10]	22 Ω[cite: 10]
Resistencia pull-down (`RPD`)[cite: 10]	100 kΩ[cite: 10]
Señal de control (`VCTRL`)[cite: 10]	`PULSE(0 10 1m 5u 5u 2m 4m)`[cite: 10]
Análisis transitorio[cite: 10]	`.tran 0 8m 0 1u`[cite: 10]
Modelo didáctico NMOS[cite: 10]	`MDEMO` NMOS `LEVEL=1` (definido en la Sección 3)[cite: 10]
Capacitores explícitos ficticios[cite: 10]	$C_{GS} = 10$ nF, $C_{GD} = 2$ nF[cite: 10]

Control de Variables y Retiro de Versión Anterior

Solo cambia `RG` entre las dos corridas[cite: 10]. El archivo `.cir` anterior de 4 Ω y $R_G = 100\,\Omega/10\,\text{k}\Omega$ se retira del conjunto vigente; no deben utilizarse sus resultados ni sus valores[cite: 10]. Los capacitores C_{GS} y C_{GD} son valores elegidos didácticamente para incrementar la visibilidad de la respuesta dinámica y no corresponden a cifras de un datasheet[cite: 10]. La variación visible aún debe verificarse en LTspice[cite: 10].

2. Esquema de Conexiones y Tabla Exacta de Nodos

El siguiente diagrama muestra la topología completa con separación amplia entre ramas paralelas, donde `CGD` une directamente los nodos `gate` y `drain`, y el terminal *bulk/body* del MOSFET se conecta a `source`/tierra[cite: 10]:



Prevalece esta tabla exacta de nodos sobre cualquier representación gráfica[cite: 10]:

Elemento[cite: 10]	**Desde**[cite: 10]	**Hasta**[cite: 10]	**Valor / Configuración**[cite: 10]
`VPOWER`[cite: 10]	`vbus` (+)[cite: 10]	`0` (−)[cite: 10]	12 V[cite: 10]
`RLOAD`[cite: 10]	`vbus`[cite: 10]	`drain`[cite: 10]	10 Ω[cite: 10]
`M1 (D,G,S,B)`[cite: 10]	`drain`, `gate`, `0`, `0`[cite: 10]	—[cite: 10]	Modelo `MDEMO` (4 terminales o 3 terminales con bulk implícito a source)[cite: 10]
`VCTRL`[cite: 10]	`ctrl` (+)[cite: 10]	`0` (−)[cite: 10]	`PULSE(0 10 1m 5u 5u 2m 4m)`[cite: 10]
`RGATE`[cite: 10]	`ctrl`[cite: 10]	`gate`[cite: 10]	`{RG}`[cite: 10]
`RPD`[cite: 10]	`gate`[cite: 10]	`0`[cite: 10]	100 kΩ[cite: 10]
`CGS`[cite: 10]	`gate`[cite: 10]	`0`[cite: 10]	10 nF[cite: 10]
`CGD`[cite: 10]	`gate`[cite: 10]	`drain`[cite: 10]	2 nF (**No conectar `CGD` a GND**)[cite: 10]

3. Pasos de Construcción en LTspice

1. Ir a `File` → `New Schematic` y guardar el archivo como `w12s01_gate_RG.asc`[cite: 10].
2. Insertar componente `voltage` (`F2` en configuraciones habituales): nombrar como `VPOWER`, valor DC `12`, terminal negativo a GND y terminal positivo a la etiqueta `vbus`[cite: 10].
3. Insertar resistencia `RLOAD=10` entre los nodos `vbus` y `drain`[cite: 10].
4. Insertar símbolo NMOS y verificar pines: D → `drain`, G → `gate`, S → GND, bulk/body → GND; cambiar el nombre del modelo a `MDEMO`[cite: 10].
5. Insertar fuente `VCTRL` entre `ctrl` y GND; configurar como `PULSE(0 10 1m 5u 5u 2m 4m)` (offset 0 V, alto 10 V, retardo 1 ms, subida 5 μs, bajada 5 μs, tiempo ON 2 ms, período 4 ms)[cite: 10].
6. Insertar resistencia `RGATE` entre `ctrl` y `gate`, asignando el valor literal `{RG}`[cite: 10].
7. Insertar `RPD=100k` y `CGS=10n` entre `gate` y GND; insertar `CGD=2n` entre `gate` y `drain` (**no conectar `CGD` a GND**)[cite: 10].
8. Etiquetar los nodos como `vbus`, `ctrl`, `gate` y `drain` (usando `F4`)[cite: 10].
9. Insertar las siguientes directivas SPICE como comandos activos en el esquemático[cite: 10]:

```
.param RG=220
.model MDEMO NMOS (LEVEL=1 VTO=3 KP=4 LAMBDA=0.01 RD=0.02 RS=0.02)
.step param RG list 220 22
.tran 0 8m 0 1u
```

10. Ejecutar `Run`: una sola simulación con `.step` contiene **ambos valores** de R_G (220 Ω y 22 Ω); no modifique la carga, el modelo ni la fuente entre casos[cite: 10].

4. Magnitudes por Observar y Relaciones Matemáticas en los Nodos

Dado que el interruptor opera en configuración *low-side* con el surtidor conectado directamente a la referencia de tierra ($V_S = V(0) = 0\,\text{V}$), las tensiones intrínsecas del MOSFET se reducen paso a paso a[cite: 10]:

$$V_{GS}(t) = V_G(t) - V_S(t) = V(\text{gate}) - 0\,\text{V} = V(\text{gate})\text{[cite: 10]} \tag{1}$$

$$V_{DS}(t) = V_D(t) - V_S(t) = V(\text{drain}) - 0\,\text{V} = V(\text{drain})\text{[cite: 10]} \tag{2}$$

Diferencia entre Corriente de Carga $I(\textbf{RLOAD})$ y Corriente de Drenador $I_D(\textbf{M1})$

Aplicando la Ley de Corrientes de Kirchhoff (LCK) en el nodo `drain` durante las transiciones de conmutación, la corriente que circula por el capacitor C_{GD} desde la compuerta hacia el drenador es $i_{CGD}(t) = C_{GD}\frac{d}{dt}\left[V(\text{gate}) - V(\text{drain})\right]$[cite: 10]. Por tanto, en el nodo `drain` se cumple:

$$I(\text{RLOAD}) + i_{CGD}(t) = I_D(\text{M1}) \tag{3}$$


$$I_D(\text{M1}) = I(\text{RLOAD}) + C_{GD}\frac{d\left[V(\text{gate}) - V(\text{drain})\right]}{dt}\text{[cite: 10]} \tag{4}$$

Esto demuestra por qué `I(RLOAD)` sirve para observar la corriente de la carga en régimen permanente ($\frac{dV}{dt} = 0$), pero **no es idéntica a la corriente de drenador `Id(M1)` en los flancos debido a `CGD`**[cite: 10]. De igual modo, la potencia instantánea disipada en el transistor `M1` debe observarse mediante el producto[cite: 10]:

$$p_D(t) = V_{DS}(t) \cdot I_D(\text{M1}) = V(\text{drain}) \cdot \text{Id}(\text{M1})\text{[cite: 10]} \tag{5}$$

Ventanas de Zoom Obligatorias

Graficar `V(ctrl)`, `V(gate)`, `V(drain)`, `Id(M1)` y `V(drain)*Id(M1)` (confirmando el signo de la corriente)[cite: 10]. Realizar zoom en el encendido cerca de **1** ms y en el apagado cerca de **3.005** ms, manteniendo exactamente iguales los ejes entre $R_G = 220\,\Omega$ y $R_G = 22\,\Omega$[cite: 10]:



Nota de investigación: Con mayor R_G, se espera corriente de gate limitada y posibles flancos más lentos; sin embargo, dado que los tiempos de subida y bajada de `VCTRL` son de 5 µs, esto puede reducir la diferencia observable entre casos[*cite: 10*]*. No asuma resultados numéricos sin ejecutar*[*cite: 10*].

5. Entregables Formativos de la Actividad y Tabla de Registro

- Captura del esquema completo con etiquetas de nodos y directiva del modelo `MDEMO`[cite: 10].
- Gráficas comparativas de V_{GS} y V_{DS} para los dos pasos de `RG` ($220\,\Omega$ y $22\,\Omega$)[cite: 10].
- Tabla comparativa con la diferencia de duración de flanco (o explicación si no se aprecia)[cite: 10].
- Breve comentario sobre la corriente de carga, la potencia del MOSFET y los límites de la simulación[cite: 10].
- *Contingencia:* Si falla LTspice, registrar el error real del log y presentar una predicción razonada sin fabricar datos[cite: 10].

Magnitud / Evento Observado[cite: 10]	**Paso** $R_G = 220\,\Omega$[cite: 10]	**Paso** $R_G = 22\,\Omega$[cite: 10]	**Observación / Explicación Causal**[cite: 10]
Duración flanco subida V_{GS} (≈ 1 ms)[cite: 10]			
Duración flanco caída V_{DS} (≈ 1 ms)[cite: 10]			
Duración flanco bajada V_{GS} (≈ 3.005 ms)[cite: 10]			
Corriente estacionaria ON e `Id(M1)` pico[cite: 10]			
Pulso de potencia $V(\text{drain}) \cdot \text{Id(M1)}$[cite: 10]			