Gate A — Design Readiness Checklist (Hito 2)[cite: 11]

Definición del Gate A[cite: 11]

Un grupo está listo para construir solamente cuando puede mostrar y defender su métrica de mejora, arquitectura, derivación matemática, simulación validada y datasheet del Op-Amp[cite: 11]. **La simulación es un gate previo al hardware, no un sustituto de la validación física[cite: 11].**

- ☐ Baseline de Hito 1 identificado (Datos medidos reales)[cite: 11]
- ☐ Objetivo de diseño y mejora explícitamente declarados[cite: 11]
- ☐ Métrica de mejora seleccionada (Ej. Factor de carga, Rechazo CMRR)[cite: 11]
- ☐ Arquitectura de etapas justificada (Ej. In-Amp antes o después del Twin-T)[cite: 11]
- ☐ Rango de entrada y target de salida definidos sin riesgo de clipping[cite: 11]
- ☐ Ganancia objetivo calculada y resistores seleccionados de inventario real[cite: 11]
- ☐ Ganancia práctica ($A_{d,\text{nom}}$) recalculada con resistores comerciales[cite: 11]
- ☐ Diferencia conceptual entre A_d y A_c / CMRR correctamente explicada[cite: 11]
- ☐ Resistencias críticas de emparejamiento (*Matching-critical*) identificadas[cite: 11]
- ☐ Prueba en modo diferencial completada en LTSpice[cite: 11]
- ☐ Prueba en modo común completada en LTSpice[cite: 11]
- ☐ Op-Amp físico seleccionado y validado mediante datasheet oficial[cite: 11]
- ☐ Arquitectura de fuente / referencia elegida y documentada[cite: 11]
- ☐ Límites dinámicos (GBW / SR) plausibles para la aplicación verificados[cite: 11]
- ☐ BOM (Lista de materiales) completa y alineada a componentes disponibles[cite: 11]
- ☐ Mediciones físicas esperadas claramente definidas[cite: 11]

Clasificación Docente (Status)[cite: 11]

☐ **READY** ☐ **READY WITH MINOR CORRECTION** ☐ **NOT READY**

Nota: `READY` autoriza el inicio de la implementación física. No significa que el Hito 2 o EC2 estén completos[cite: 11].