INTERNAL REGISTRY: EC3/EC4 Semester Trajectory Map

Estado operacional al W10S03 de acuerdo a content-spec.

1. Estado Curricular Inmediato

- **ALREADY CLOSED:** Ciclos escritos de U1 y U2. Fases de evaluación y recuperación teórica completadas.
- **PARALLEL CLOSURE:** Revisión de informes Hito 2, consolidación de calificaciones, reconciliación examen-reporte (cuando aplique) y microdefensas condicionales. **No deben consumir el bloque central en clase.**
- **COMPRESSED CARRY-FORWARD:** Conceptos de etapas A/B/AB (puente analógico). Desarrollado conceptualmente. Las derivaciones extensas matemáticas de eficiencia y sesgo (bias network design) se mantienen comprimidas / asíncronas para priorizar W10S03.

2. Main Forward Track (Unidad 3: Electrónica de Potencia)

Trayectoria inamovible para las siguientes sesiones de clase (EC3):

1. Modelo de conmutación MOSFET (Fundamentos entregados en W10S03).
2. Selección de dispositivo desde un datasheet real de curso (Pendiente de selección paramétrica oficial).
3. Dinámica de Gate Drive.
4. Comportamiento frente a cargas resistivas e inductivas (Diodos Flyback).
5. Evaluación térmica y modelo de pérdida de switching (Switching Loss).
6. Topologías Half-Bridge / H-Bridge y prevención de Shoot-Through.

3. EC4 - Protected Time (Unidad 4: Estabilidad y Feedback)

RULE: TIMELINE PROTECTION

No se permite que el cierre administrativo del Hito 2 o el retraso asimilado en MOSFET consuman el tiempo técnico reservado para EC4. EC4 debe mantenerse intacto.

Tópicos protegidos: Realimentación, Respuesta en frecuencia, FFT/CSV para hardware/software, diagramas de Bode, márgenes de estabilidad y compensación integrada.

4. Next-Session Decision Gate (Action Items)

Antes de avanzar a W10S04/W11, se requiere la ejecución de las siguientes definiciones paramétricas técnicas:

- ☐ **MOSFET device selection:** Seleccionar número de parte oficial en base a restricciones de laboratorio (Ej. Voltaje de bus, Corriente RMS de carga, driver existente). *IRLZ44N es meramente referencial.*

- □ **Gate-driver design constraints:** Definir tipo de control de disparo para el puente en laboratorio.
- □ **Load profiling:** Mediciones planeadas para la conmutación (Equipamiento de laboratorio).

Aviso: No se asignan fechas exactas futuras en esta hoja hasta que el calendario institucional restante no se haya reconciliado oficialmente tras el proceso de recuperación del Hito 2.