Formalización MOSFET: Desde la Señal hasta la Actuación de Potencia

IMT-221 Circuitos Electrónicos III — Semana 11, Sesión 1

M.Sc. Ing. Bernardo Quiroga Turdera

Universidad Católica Boliviana “San Pablo” — Sede Tarija

Semana 11


Diagnóstico Inicial (Sin Apuntes)

Verificación de Exposición Investigativa

Responde individualmente a las siguientes 4 preguntas basándote en tu investigación previa[cite: 5]:

1. ¿Qué significa $V_{GS(th)}$?[cite: 5]
2. Si la gate consume corriente DC idealmente despreciable, ¿por qué un microcontrolador puede tener dificultades para conmutar un MOSFET rápidamente?[cite: 5]
3. ¿De qué condiciones depende el valor útil de $R_{DS(on)}$?[cite: 5]
4. ¿Qué información aporta la SOA que no se obtiene simplemente de V_{DSS} e I_D?[cite: 5]

Trayectoria de Ingeniería: Señal → Actuación



- El amplificador diferencial BJT pertenece al dominio de señal/sensado[cite: 5].
- Una carga de potencia introduce nuevas restricciones: corriente, tensión, disipación, eficiencia, transitorios, térmica y protección[cite: 5].
- Existe un conflicto de ingeniería entre linealidad ↔ eficiencia ↔ calor[cite: 5].

Puente Funcional: Clases de Salida A, B y AB

Aspecto	**Clase A**	**Clase B**	**Clase AB**
Conducción[cite: 5]	360°[cite: 5]	$\sim 180°$[cite: 5]	$> 180°$[cite: 5]
I_Q[cite: 5]	Alta[cite: 5]	Idealmente muy baja[cite: 5]	Finita[cite: 5]
Eficiencia relativa[cite: 5]	Baja[cite: 5]	Mayor[cite: 5]	Intermedia[cite: 5]
Crossover[cite: 5]	No dominante[cite: 5]	Relevante[cite: 5]	Reducido[cite: 5]
Disipación reposo[cite: 5]	Alta[cite: 5]	Baja[cite: 5]	Mayor que B[cite: 5]
Rol[cite: 5]	**Linealidad**[cite: 5]	**Eficiencia**[cite: 5]	**Compromiso**[cite: 5]

Disipación en reposo: $P_Q = V_Q I_Q$[cite: 5].

Motivación de Switching

Etapa Lineal

$v(t) > 0$ e $i(t) > 0$ simultáneamente[cite: 5].

$$p(t) = v(t)i(t) > 0$$


Genera altas pérdidas y calor[cite: 5].

Interruptor Ideal (Switching)

- OFF ideal: $i \approx 0$[cite: 5].
- ON ideal: $v \approx 0$[cite: 5].

El producto $p(t) \approx 0$ en los estados estáticos minimiza la disipación[cite: 5].

NMOS de Enriquecimiento: Terminales y Control



Variable de Control:

$$\boxed{V_{GS} = V_G - V_S}\text{[cite: 5]}$$

- No interpretar V_G de forma absoluta[cite: 5].
- Si $V_G = 12\,\text{V}$ y $V_S = 9\,\text{V} \implies V_{GS} = 3\,\text{V}$[cite: 5].

Comparación con BJT:


- Gate está aislada (no conduce unión en DC)[cite: 5].
- BJT requiere I_B; MOSFET requiere V_{GS}[cite: 5].
- BJT Saturation $\neq$ MOSFET Saturation[cite: 5]

Regiones de Operación (Curvas Características)

1. Corte (OFF):
$V_{GS} < V_{TH} \implies I_D \approx 0$[cite: 5]

2. Óhmica / Triodo:
$V_{GS} > V_{TH}$ y $V_{DS} < V_{GS} - V_{TH}$[cite: 5]
$\implies$ Estado útil para Switch ON.

3. Saturación (Lineal):
$V_{GS} > V_{TH}$ y $V_{DS} \geq V_{GS} - V_{TH}$[cite: 5]
$\implies$ Alta disipación de potencia.
¡MOSFET Sat. $\neq$ BJT Sat.![cite: 5]



La Trampa del Threshold ($V_{GS(th)}$) vs $R_{DS(on)}$

Regla Crítica

$V_{GS} > V_{GS(th)}$ no implica un estado "low-loss ON" garantizado[cite: 5].

$V_{GS(th)}$ se define bajo una condición de baja corriente del fabricante (inicio de conducción)[cite: 5].

Ejemplo Ilustrativo (Infineon IRLZ44N)[cite: 5]:

- $V_{DSS} = 55\,\text{V}$[cite: 5].
- $V_{GS(th)} = 1.0\text{-}2.0\,\text{V}$[cite: 5].
- $R_{DS(on),max} = 22\,\text{m}\Omega \quad @ \quad V_{GS} = 10\,\text{V}, I_D = 25\,\text{A}$[cite: 5].
- $R_{DS(on),max} = 25\,\text{m}\Omega \quad @ \quad V_{GS} = 5\,\text{V}, I_D = 25\,\text{A}$[cite: 5].
- $R_{DS(on),max} = 35\,\text{m}\Omega \quad @ \quad V_{GS} = 4\,\text{V}, I_D = 21\,\text{A}$[cite: 5].

Para juzgar conducción de baja pérdida se consulta $R_{DS(on)}$ junto con condiciones de V_{GS}, I_D y temperatura[cite: 5].

Gate Charge (Q_g) y Tiempos de Conmutación

Aunque en DC ideal $I_G \approx 0$, dinámicamente la gate requiere transferencia de carga durante el switching[cite: 5].

$$i_G = \frac{dq_G}{dt}[\text{cite: 5}] \quad \Longrightarrow \quad Q_g = \int i_G(t)dt[\text{cite: 5}]$$

Cadena de Impacto Dinámico[cite: 5]:

$$Q_g \rightarrow I_g \rightarrow t_{sw} \rightarrow \text{switching loss}[\text{cite: 5}]$$

- Preparación de primer orden: $t \sim \frac{Q_g}{I_g}$[cite: 5].
- IRLZ44N reporta Q_g típico $\sim 32\,\text{nC}$ bajo sus condiciones de prueba[cite: 5].
- Q_g no es una capacitancia constante; no diseñar driver desde una sola cifra[cite: 5].

Estimación de Pérdidas: Conducción y Switching

Pérdida por Conducción Estática
En región Ohmic, el MOSFET presenta una resistencia $R_{DS(on)}$.

$$V_{DS(on)} \approx I_D R_{DS(on)} \text{[cite: 5]}$$
$$P_{cond} = V_{DS(on)} I_D \text{[cite: 5]}$$

$$\boxed{P_{cond} \approx I_D^2 R_{DS(on)}} \text{[cite: 5]}$$

Duplicar la corriente cuadruplica la pérdida bajo $R_{DS(on)}$ constante[cite: 5].

Pérdida de Switching
Durante la transición, coexisten $v_{DS} > 0$ e $i_D > 0$, generando pérdida[cite: 5].

$$\boxed{p(t) = v_{DS}(t) i_D(t)} \text{[cite: 5]}$$

Por ello, un menor $R_{DS(on)}$ no basta para escoger un MOSFET si Q_g y la frecuencia de switching difieren drásticamente[cite: 5].

Disciplina de Lectura de Datasheet

Extracción formal requerida para ingeniería[cite: 5]:

Parámetro	**Relevancia / Condición de Prueba**
V_{DSS}[cite: 5]	Límite absoluto. No garantiza operación de rutina sin margen[cite: 5].
Continuous I_D[cite: 5]	Condicionado por térmica. No es corriente segura automática[cite: 5].
$V_{GS(th)}$[cite: 5]	Rango de inicio de conducción, no diseño de ON[cite: 5].
$R_{DS(on)}$[cite: 5]	Evaluar junto con V_{GS}, I_D de prueba y Temperatura[cite: 5].
Q_g[cite: 5]	Define requerimientos transitorios del Gate Driver[cite: 5].
Thermal R_θ[cite: 5]	Necesario para el derating térmico y diseño del disipador[cite: 5].
SOA[cite: 5]	Combinaciones seguras de tensión, corriente, duración y térmica[cite: 5].
Body Diode[cite: 5]	Relevante para conducir cargas inductivas (recuperación/Flyback)[cite: 5].

Próximos Pasos: Restricciones de Aplicación

Cadena de Ingeniería [cite: 5]

App Requirements → Datasheet Constraints → Electrical Loss → Thermal Consequence[cite: 5]

Requisitos previos a seleccionar un MOSFET final[cite: 5]:

- Bus DC, Corriente continua y Corriente pico[cite: 5].
- Frecuencia PWM y Nivel lógico/control[cite: 5].
- Arquitectura del gate-driver y Tipo de carga[cite: 5].
- Ambiente térmico y Límites de laboratorio[cite: 5].

No puede definirse el "mejor MOSFET" sin conocer la corriente de carga y la capacidad del gate drive disponible[cite: 5].