
IMT-221 — Guía Integral para Aprobar Gate A (Hito 2)

Semana 12 · Unidad 2: Amplificación de Precisión · Guía para Estudiantes

Propósito y Regla Principal de Gate A

Propósito: Explicar paso a paso qué deben comprender, calcular, simular, justificar y presentar **antes de recibir autorización para construir el front-end activo**. Este material complementa y aclara el Gate A establecido; **no sustituye el checklist oficial ni cambia los objetivos o fechas del curso**.


Regla principal: Gate A **no es** una exposición de teoría general ni la defensa de un circuito ya armado. Es una **verificación de que su diseño surge de datos reales de Hito 1, tiene valores calculados, puede funcionar con los componentes y alimentación elegidos, y ha superado pruebas básicas de simulación**. Un circuito que funciona en LTSpice **todavía no es evidencia física**.



0. La Pregunta Central que Deben Responder

¿Qué problema real de nuestro Hito 1 queremos solucionar y por qué nuestra etapa activa es una solución razonable?

Al conectar las etapas pasivas del Hito 1, sus impedancias interactúan y pueden modificar la amplitud o la forma de la señal. En Hito 2 deben proponer un **front-end activo de instrumentación y acondicionamiento** y demostrar una mejora cuantificable. **La posición de la etapa activa no se decide por costumbre: deben justificarla analizando el compromiso técnico.**



Compromiso de diseño: Si el filtro Twin-T carga directamente al puente (Ruta 2), agregar ganancia después puede no eliminar la pérdida ya ocasionada en la primera conexión; en la Ruta 1, la alta impedancia aísla al puente, pero debe cuidarse que la interferencia amplificada no sature al In-Amp antes del filtro.

1. Qué Llevar y Qué Mostrar en Gate A

Presenten **un documento de diseño de su grupo** (en papel o digital) con estos 12 elementos en orden estricto:

Orden	Evidencia Concreta	Pregunta que Debe Responder
1	Diagrama **real** y mediciones de Hito 1	¿Qué construimos y qué medimos?
2	Una limitación verificable	¿Qué problema existe, con qué evidencia?
3	Una métrica de comparación	¿Cómo sabremos que Hito 2 mejoró el sistema?
4	Entradas y salida objetivo	¿Cuánto esperamos recibir y cuánto queremos entregar?
5	Esquema completo del In-Amp	¿Cómo está conectado y por qué?
6	Derivación de ganancia y resistencias	¿De dónde salen los valores, incluido R_G?
7	Razonamiento diferencial, modo común y CMRR	¿Qué amplifica y qué debería rechazar?
8	Op-Amp **exacto** y datasheet del fabricante	¿Puede operar en nuestras condiciones?
9	Fuente, referencia y pinout	¿Es seguro y eléctricamente viable?
10	LTSpice: prueba diferencial y modo común	¿Responde como el modelo predice sin saturar?
11	BOM con disponibilidad real	¿Podemos construir con estos componentes?
12	Plan de prueba física	¿Qué voltajes y magnitudes mediremos primero?

Nota: No es necesario tener el circuito armado para aprobar Gate A. Si faltan datos indispensables, declárenlo como **pendientes**; nunca inventen mediciones.

Parte I — De Hito 1 a los Requisitos Cuantitativos

2. Documenten su Sistema Original Real

Presenten el diagrama de bloques efectivamente construido en Hito 1 y registren con unidades:


- Señal de excitación del puente (amplitud, frecuencia y nodo de referencia).
- Señales en los dos nodos relevantes del puente (V_1 y V_2).
- Condiciones antes y después de conectar la etapa pasiva (si existen datos comparables).
- Amplitud de la señal útil, interferencias observadas, alimentación y referencia empleadas en Hito 1.

Si utilizan la métrica `KL` del Hito 1, conserven **su definición original exacta**: no cambien la ecuación ni el significado a mitad del proyecto.

2.1. Ejemplo Didáctico de Carga (Valores Ficticios — NO son datos de su grupo)

Representemos la salida del puente por su equivalente de Thévenin (V_{TH} en serie con R_S) conectado a una etapa siguiente con resistencia de entrada R_L. Por divisor de tensión resistivo:

$$V_L = V_{TH}\frac{R_L}{R_S + R_L} \tag{1}$$



Sustituyendo los valores ilustrativos ($V_{TH} = 80\,\mathrm{mV}$, $R_S = 10\,\mathrm{k\Omega}$):

$$\text{Con } R_L = 10\,\mathrm{k\Omega}: \quad V_L = 80\,\mathrm{mV}\left(\frac{10\,\mathrm{k\Omega}}{10\,\mathrm{k\Omega} + 10\,\mathrm{k\Omega}}\right) = 40\,\mathrm{mV} \quad (\text{pierde el } 50\,\%) \tag{2}$$

$$\text{Con } R_L = 1\,\mathrm{M\Omega}: \quad V_L' = 80\,\mathrm{mV}\left(\frac{1000\,\mathrm{k\Omega}}{10\,\mathrm{k\Omega} + 1000\,\mathrm{k\Omega}}\right) \approx 79.2\,\mathrm{mV} \quad (\text{preserva el } 99\,\%) \tag{3}$$

Nota para CA: En régimen sinusoidal general, el modelo completo utiliza **impedancias complejas** $Z_S(f)$ y $Z_L(f)$; el divisor resistivo es una primera aproximación conceptual.

2.2. Elijan una Métrica Antes de Construir

La métrica debe poder medirse en condiciones comparables entre Hito 1 e Hito 2. Por ejemplo, una métrica ilustrativa de preservación de amplitud (distinta de `KL`, válida solo si es pertinente y el docente la aprueba) es:

$$K_V = \frac{V_{\text{útil,cargado}}}{V_{\text{útil,sin carga}}} \tag{4}$$

Advertencia: Mayor ganancia no demuestra automáticamente mejora del sistema si amplifica por igual la señal útil y la perturbación.

Entregable Obligatorio — Parte I

«En Hito 1 observamos _____ en las condiciones _____. En Hito 2 mejoraremos _____, medido mediante _____ bajo condiciones comparables».

Parte II — Matemáticas Necesarias para Diseñar

3. Definan Claramente las Señales Diferencial y de Modo Común

Siguiendo la convención oficial del curso, a partir de los potenciales de entrada V_1 y V_2:


$$\boxed{V_d = V_2 - V_1}, \qquad \boxed{V_{cm} = \frac{V_1 + V_2}{2}} \iff \boxed{V_1 = V_{cm} - \frac{V_d}{2}}, \qquad \boxed{V_2 = V_{cm} + \frac{V_d}{2}} \tag{5}$$

Ejemplo Ilustrativo: Si $V_1 = 2.47\,\text{V}$ y $V_2 = 2.53\,\text{V}$:

$$V_d = 2.53\,\text{V} - 2.47\,\text{V} = 0.06\,\text{V} = 60\,\text{mV}, \qquad V_{cm} = \frac{2.47\,\text{V} + 2.53\,\text{V}}{2} = 2.50\,\text{V}$$

La información diferencial ($60\,\text{mV}$) es pequeña y está superpuesta sobre un nivel común mucho mayor ($2.50\,\text{V}$). Si trabajan con señales senoidales, especifiquen siempre si las magnitudes son **pico** (V_p)**, pico a pico** (V_{pp}) **o RMS** (V_{rms}); nunca dividan amplitudes de distinta naturaleza.

4. Derivación Completa de la Ganancia del In-Amp de Tres Operacionales



Supuestos del modelo ideal: Realimentación negativa estable, corrientes de entrada nulas ($i_+ = i_- = 0$), cortocircuito virtual en cada operacional ($V_{-1} = V_1$, $V_{-2} = V_2$), operación lineal sin saturación, resistencias de primera etapa simétricas (R) y razones del sustractor emparejadas.

Paso 1 — Salida del primer operacional (V_{o1}): Aplicando Ley de Corrientes de Kirchhoff en el nodo inversor de A_1:

$$\frac{V_{o1} - V_1}{R} = \frac{V_1 - V_2}{R_G} \implies V_{o1} - V_1 = \frac{R}{R_G}(V_1 - V_2) \implies \boxed{V_{o1} = V_1 + \frac{R}{R_G}(V_1 - V_2)} \tag{6}$$

Paso 2 — Salida del segundo operacional (V_{o2}): Aplicando Ley de Corrientes de Kirchhoff en el nodo inversor de A_2:

$$\frac{V_{o2} - V_2}{R} = \frac{V_2 - V_1}{R_G} \implies V_{o2} - V_2 = \frac{R}{R_G}(V_2 - V_1) \implies \boxed{V_{o2} = V_2 + \frac{R}{R_G}(V_2 - V_1)} \tag{7}$$

Paso 3 — Diferencia entre salidas de primera etapa ($V_{o2} - V_{o1}$): Restando ambas ecuaciones y usando que $-(V_1 - V_2) = V_2 - V_1$:

$$V_{o2} - V_{o1} = (V_2 - V_1) + \frac{R}{R_G}(V_2 - V_1) - \frac{R}{R_G}(V_1 - V_2)$$

$$V_{o2} - V_{o1} = (V_2 - V_1) + \frac{2R}{R_G}(V_2 - V_1) \implies \boxed{V_{o2} - V_{o1} = \left(1 + \frac{2R}{R_G}\right)(V_2 - V_1)} \tag{8}$$

Paso 4 — Etapa sustractora final y ganancia diferencial total (A_d): Si las razones resistivas del tercer operacional cumplen $\frac{R_2}{R_1} = \frac{R_4}{R_3} = k$, entonces $V_o = k(V_{o2} - V_{o1})$:

$$\boxed{V_o = k\left(1 + \frac{2R}{R_G}\right)V_d}, \qquad \boxed{A_d = k\left(1 + \frac{2R}{R_G}\right)}, \qquad \text{y para } k = 1: \ \boxed{A_d = 1 + \frac{2R}{R_G}} \tag{9}$$

5. Cálculo de $A_d^\star$, Despeje de R_G y Corrección por Disponibilidad

A partir de los valores objetivo de su proyecto ($V_{d,\text{objetivo}}$ y $V_{o,\text{objetivo}}$), si las señales están centradas en la referencia sin requerir offset adicional:

$$\boxed{A_d^\star = \frac{V_{o,\text{objetivo}}}{V_{d,\text{objetivo}}}} \tag{10}$$

Despejando R_G paso a paso de la ecuación de ganancia ideal (válido para $A_d^\star/k > 1$ con $R_G > 0$):

$$A_d^\star = k\left(1 + \frac{2R}{R_G}\right) \implies \frac{A_d^\star}{k} - 1 = \frac{2R}{R_G}$$

$$\implies \boxed{R_G = \frac{2R}{(A_d^\star/k) - 1}} \qquad \left(\text{Con } k = 1: \ \boxed{R_G = \frac{2R}{A_d^\star - 1}}\right) \tag{11}$$

5.1. Ejemplo Completo de Diseño (Valores Ficticios — NO son datos del grupo)

Supongamos $V_{d,p,\text{máx}} = 50\,\text{mV} = 0.050\,\text{V}$, salida deseada $V_{o,p,\text{máx}} = 1.00\,\text{V}$ y etapa final con $k = 1$:

$$A_d^\star = \frac{1.00\,\text{V}}{0.050\,\text{V}} = 20 \tag{12}$$

$$\text{Eligiendo } R = 10\,\text{k}\Omega: \quad R_G = \frac{2(10\,000\,\Omega)}{20-1} = \frac{20\,000\,\Omega}{19} \approx 1052.63\,\Omega \approx 1.053\,\text{k}\Omega \tag{13}$$

Si el inventario real dispone de $R'_G = 1.0\,\text{k}\Omega$ (supuesto ilustrativo), recalculamos la ganancia nominal, la salida máxima y el error relativo:

$$A_{d,\text{nom}} = 1 + \frac{2(10\,000)}{1000} = 21, \qquad V_{o,p,\text{máx}} = 21(0.050\,\text{V}) = 1.05\,\text{V}, \qquad \varepsilon_A = \frac{|21-20|}{20} \times 100\,\% = 5\,\% \tag{14}$$

Criterio técnico: Es obligatorio reportar $A_{d,\text{nom}} = 21$ y verificar si $1.05\,\text{V}$ (un $5\,\%$ de desviación) es admisible sin saturar.

5.2. Verificación que Suele Olvidarse: Salidas Intermedias (V_{o1} y V_{o2})

Con el mismo ejemplo ficticio ($V_{cm} = 2.50\,\text{V}$, $V_d = 0.050\,\text{V} \Rightarrow V_1 = 2.475\,\text{V}$, $V_2 = 2.525\,\text{V}$ y $R/R_G = 10\,000/1000 = 10$):

$$V_{o1} = 2.475\,\text{V} + 10(2.475\,\text{V} - 2.525\,\text{V}) = 2.475\,\text{V} - 0.500\,\text{V} = 1.975\,\text{V} \tag{15}$$

$$V_{o2} = 2.525\,\text{V} + 10(2.525\,\text{V} - 2.475\,\text{V}) = 2.525\,\text{V} + 0.500\,\text{V} = 3.025\,\text{V} \tag{16}$$

$$V_{o2} - V_{o1} = 3.025\,\text{V} - 1.975\,\text{V} = 1.050\,\text{V} \tag{17}$$

Aunque la salida final sea de $1.05\,\text{V}$, los operacionales de entrada deben ser capaces de alcanzar $1.975\,\text{V}$ y $3.025\,\text{V}$ sin recorte (*clipping*).

Parte III — Rechazo de Modo Común y Selección de Componentes

6. Modelo Lineal (A_d, A_c) y CMRR

$$\boxed{V_o = A_d V_d + A_c V_{cm}}, \qquad \boxed{CMRR = \left|\frac{A_d}{A_c}\right|}, \qquad \boxed{CMRR_{dB} = 20\log_{10}\left|\frac{A_d}{A_c}\right|} \tag{18}$$

Ejemplo Explicativo (No es meta oficial): Si $A_d = 21$ y $A_c = 0.021$:

$$CMRR = \frac{21}{0.021} = 1000 \implies CMRR_{dB} = 20\log_{10}(1000) = 60\,\text{dB}$$

Para separar el offset en mediciones reales con $V_d = 0$, se recomienda evaluar dos niveles de modo común ($V_{cm,1}, V_{cm,2}$):

$$A_{c,\text{estimado}} = \frac{V_o(V_{cm,2}) - V_o(V_{cm,1})}{V_{cm,2} - V_{cm,1}} \tag{19}$$

7. Emparejamiento de Razones en el Sustractor (`MATCHING CRITICAL`)

En el amplificador diferencial final, la salida general es:

$$V_o = \left(1 + \frac{R_2}{R_1}\right)\frac{R_4}{R_3 + R_4}V_{o2} - \frac{R_2}{R_1}V_{o1} \tag{20}$$

Ante una señal común pura en sus entradas ($V_{o1} = V_{o2} = V'_{cm}$), la ganancia de modo común del sustractor es:

$$A_{c,\text{sub}} = \left(1 + \frac{R_2}{R_1}\right)\frac{R_4}{R_3 + R_4} - \frac{R_2}{R_1} \quad \implies \quad A_{c,\text{sub}} = 0 \text{ idealmente si } \boxed{\frac{R_2}{R_1} = \frac{R_4}{R_3} = k} \tag{21}$$

Ejemplo de desajuste: Si $\frac{R_2}{R_1} = 10$ pero $\frac{R_4}{R_3} = 10.1$:

$$A_{c,\text{sub}} = (1+10)\frac{10.1}{1+10.1} - 10 = 11\left(\frac{10.1}{11.1}\right) - 10 \approx 0.00901 \neq 0$$

En su BOM deben marcar explícitamente R_G, el par R y las razones $R_2/R_1, R_4/R_3$ como `MATCHING CRITICAL`.

8. Selección del Op-Amp Real, Dinámica y Referencia de Voltaje

Las familias LM741, UA741CN, LM358N y TL074 **no tienen el mismo pinout ni son sustitutos directos**. Deben respaldar su elección con el datasheet del fabricante exacto:

Parámetro del Datasheet	Qué Deben Demostrar para Gate A
Parte, fabricante y encapsulado	Que corresponde exactamente al integrado físico que montarán.
Pinout	Cuáles terminales físicos son V_+, V_-, entradas $+/-$ y salida de cada canal.
Alimentación admisible	Que los rieles reales elegidos operan dentro del rango seguro del fabricante.
Rango de modo común (V_{CM})	Que ambas entradas pueden operar alrededor de su nivel V_{cm} sin bloqueo ni saturación.
Swing de salida	Que las salidas intermedias (V_{o1}, V_{o2}) y la salida final (V_o) son alcanzables.
GBW y Slew Rate	Que la ganancia en cada etapa y la pendiente máxima son viables a la frecuencia útil.
Offset y Bias (V_{OS}, I_B)	Que los errores en DC son compatibles con la amplitud de señal de su puente.

- **8.1. Comprobación de GBW:** Para una etapa individual de polo dominante, $f_{BW} \approx \frac{GBW}{A_N}$. No apliquen ciegamente la ganancia total a una sola ecuación; revisen cada etapa de la cascada y verifiquen en simulación AC.
- **8.2. Comprobación de Slew Rate:** Para una salida senoidal de amplitud pico V_p y frecuencia f:

$$\boxed{SR_{\text{req}} = 2\pi f V_p} \tag{22}$$

Ejemplo ficticio ($V_p = 1.05\,V$, $f = 1\,kHz$):

$$SR_{\text{req}} = 2\pi(1000\,\text{Hz})(1.05\,\text{V}) = 6597\,\text{V/s} \approx 0.00660\,\text{V}/\mu\text{s}$$

- **8.3. Referencia de Voltaje y Rieles Efectivos:** Pueden emplear (1) fuente dual de banco, (2) dos baterías de 9 V en serie con el punto medio como referencia 0 V, o (3) fuente simple (0 a V_S) con referencia virtual V_{REF} bufferizada, cuyos rieles efectivos son:

$$V_{+,eff} = V_S - V_{REF}, \qquad V_{-,eff} = -V_{REF} \tag{23}$$

Advertencia Eléctrica Imprescindible

No asuman que el osciloscopio o el generador de funciones tienen tierra aislada. Sus terminales de masa pueden cortocircuitar una referencia virtual (V_{REF}). Además, la alimentación que funcionó en el Laboratorio 4 **no queda automáticamente aprobada para Hito 2** sin verificar el nuevo punto de operación.

Parte IV — LTSpice: Qué Demostrar y Cómo Documentarlo

1. **Prueba A — Modo Diferencial:** Apliquen $V_1 = V_{cm} - V_d/2$ y $V_2 = V_{cm} + V_d/2$. *Ejemplo ficticio:* Con $V_{cm} = 2.50\,\text{V}$ y $V_d = 50\,\text{mV}$ ($V_1 = 2.475\,\text{V}, V_2 = 2.525\,\text{V}$), si la simulación entrega $V_o = 1.04\,\text{V}$ frente a $A_{d,\text{nom}} = 21$:

$$A_{d,\text{sim}} = \frac{1.04\,\text{V}}{0.050\,\text{V}} = 20.8, \qquad \varepsilon_{\text{sim}} = \frac{|20.8 - 21|}{21} \times 100\,\% \approx 0.95\,\% \tag{24}$$

2. **Prueba B — Modo Común:** Configuren $V_1 = V_2 = V_{cm}$ ($V_d = 0$). Documenten la salida V_o simulada y expliquen si responde a un modelo ideal ($V_o = 0$), a desbalance resistivo o a offset del macromodelo.
3. **Prueba C — Headroom y Viabilidad:** Verifiquen que **ni** V_{o1}**, ni** V_{o2}**, ni** V_o se saturen bajo las entradas extremas de diseño, e indiquen si el modelo SPICE es ideal, genérico o del fabricante.

Prueba LTSpice	Entradas Aplicadas	Salida Esperada	Resultado LTSpice	Métrica / Interpretación
Diferencial	$V_1 = \ldots$, $V_2 = \ldots$	$V_o = \ldots$	$V_o = \ldots$	$A_{d,\text{sim}} = \ldots$, $\varepsilon_{\text{sim}} = \ldots$
Modo Común	$V_1 = V_2 = \ldots$	$V_o \approx \ldots$	$V_o = \ldots$	Fuga común / limitación de modelo
Headroom	Rieles, V_{cm}, extremos	Sin saturar	V_{o1}, V_{o2}, V_o	Viable / requiere corrección

Ref.	Función	Modelo / Valor	Tol.	Cant.	Disp.	Fuente / Observación
U1…	Etapa de entrada / sustractor					Fabricante y encapsulado exactos
R (par)	Realimentación 1.ª etapa			2		Simetría de primera etapa
R_G	Ajuste de ganancia			1		Define $A_{d1} = 1 + 2R/R_G$
R_1–R_4	Sustractor final			4		`MATCHING CRITICAL` ($R_2/R_1 = R_4/R_3$)
C_{dec}	Desacoplo local					Según diseño y datasheet
Fuente	Alimentación y referencia					Dual / $2 \times 9\,\text{V}$ / Virtual bufferizada
Otros	Protoboard, conectores					Revisión de continuidad previa

Parte V — Lista de Materiales (BOM) y Decisión Docente

Clasificación en Gate A: READY (evidencia coherente; autoriza construir con revisión pre-power); **READY WITH MINOR CORRECTIONS** (1–2 ajustes acotados; autoriza construir *solo después* de reverificar); **NOT READY** (falta justificación fundamental; no energiza ni construye hasta resolver el bloqueo). **Cada integrante debe responder al menos una pregunta oral individual.**

Parte VI — Ejemplo Ficticio de Resumen de Gate A (NO Copiar Números)

Campo	Respuesta Ilustrativa (Ficticia)
Sistema Hito 1 y Limitación	Puente Wheatstone CA $\rightarrow$ Twin-T pasivo; caída de amplitud al conectar etapa pasiva (80 mV a 40 mV).
Hipótesis y Métrica	Entrada activa de alta impedancia reduce carga; fracción de amplitud preservada bajo igual excitación.
Señal y Ganancia Buscada	$V_{d,p,\text{máx}} = 50\,\text{mV}$, $V_{o,p,\text{máx}} = 1.00\,\text{V} \implies A_d^\star = 20$.
Diseño y Resistores	In-Amp clásico, $k = 1$, $R = 10\,\text{k}\Omega \implies R_G$ teórico $= 1.053\,\text{k}\Omega$; R_G supuesto $= 1.00\,\text{k}\Omega$ (pendiente confirmar stock).
Ganancia y Salida Nominal	$A_{d,\text{nom}} = 21 \implies V_{o,p,\text{máx}} = 1.05\,\text{V}$; razones del sustractor identificadas y prueba común definida.
Op-Amp, Fuente, LTSpice, BOM	**PENDIENTES:** Falta modelo/datasheet real, rieles válidos, simulación ejecutada e inventario confirmado.
Dictamen del Ejemplo	**NOT READY** (Saber calcular la ganancia no demuestra por sí solo que el circuito sea construible).

Parte VII — Plantilla del Grupo para Completar y Presentar en Gate A

Grupo: _____ **Integrantes:** _____ **Fecha:** _____

Formulario de Defensa Documental — Gate A (Hito 2)

A. Hito 1 y Necesidad del Sistema

- Esquema real del sistema Hito 1: _____
- Medición de entrada relevante, condiciones y fuente: _____
- Medición de salida relevante, condiciones y fuente: _____
- Limitación verificable identificada: _____
- Métrica elegida, fórmula, unidades y justificación: _____
- Condiciones comparables que se mantendrán en Hito 2: _____

B. Diseño Activo Cuantitativo

- Arquitectura propuesta y ubicación justificada: _____
- $V_{d,\text{mín}}$: _____ ; $V_{d,\text{máx}}$: _____ ; V_{cm} esperado: _____
- V_o objetivo: _____ ; $A_d^\star$: _____ ; k: _____ ; R: _____ ; R_G calculado: _____
- R_G físico disponible: _____ ; $A_{d,\text{nom}}$ recalculada: _____
- Extremos previstos: V_{o1}: _____ ; V_{o2}: _____ ; V_o: _____
- Razones del sustractor: R_2/R_1: _____ y R_4/R_3: _____
- Procedimiento para comprobar modo común: _____

C. Viabilidad Física y Datasheet

- Op-Amp exacto y fabricante: _____ Datasheet (ID/revisión): _____
- Rieles y referencia propuestos ($V_{+,eff}, V_{-,eff}, V_R$): _____
- Rango común permitido vs. requerido: _____
- Swing permitido vs. requerido (incluidas V_{o1}, V_{o2}): _____
- Comprobación de GBW: _____ Comprobación de SR (SR_{req} vs. IC): _____
- BOM completo y disponible: ☐ Sí ☐ No (Bloqueo: _____)

D. Validación en LTSpice

- Modelo empleado: _____ ; $A_{d,\text{analítico}}$: _____ ; $A_{d,\text{simulado}}$: _____
- Entrada diferencial aplicada: _____ ; Salida diferencial simulada: _____
- Entrada común aplicada: _____ ; Salida común simulada: _____
- ¿Saturación?: _____ ; ¿Salidas intermedias verificadas?: _____ ; Discrepancias: _____

E. Secuencia Comprometida para el Montaje Físico

1) *Sin energizar:* verificar pinout, continuidad y resistencias medidas. 2) *Pre-señal:* medir rieles reales respecto a la referencia. 3) *Señal diferencial pequeña:* medir V_1, V_2, V_d, V_o y calcular $A_{d,\text{exp}}$. 4) Probar modo común y preparar integración con Hito 1.

F. Dictamen Docente Gate A: ☐ **READY** ☐ **READY WITH MINOR CORRECTIONS** ☐ **NOT READY**

Exact blocking issue: _____

Corrección que debe presentar: _____

Reverificado: Sí / No · **Se autoriza construir:** Sí / No **Firma Docente:** _____

Parte VIII — Resumen de Dudas Frecuentes

- **¿Debemos traer el circuito armado para Gate A?** No. Gate A autoriza la construcción una vez justificado el diseño.
- **¿Podemos usar la ganancia de un ejemplo de clase?** No; la ganancia debe surgir de las señales reales de su Hito 1.
- **¿Debemos entregar un CMRR físico medido en Gate A?** No; en Gate A deben explicar el concepto, justificar el matching y mostrar la simulación.
- **¿Si LTSpice funciona ya aprobamos?** No; se requiere baseline real, métrica, derivación, datasheet, fuente válida y BOM confirmado.

- **¿Es obligatorio usar LM741 o dos baterías de** 9 **V?** No; elijan dispositivos y fuentes disponibles cuya compatibilidad demuestren con el datasheet.
- **¿Por qué no basta decir que la salida aumentó?** Porque amplificar tanto señal como ruido o mantener el puente cargado no demuestra mejora sistémica.

Parte IX — Autoverificación Individual en Cinco Preguntas (Antes de llamar al docente)

Cada integrante debe poder responder sin ayuda: **1)** ¿Cuál fue la limitación *medida* de nuestro Hito 1? **2)** ¿Cómo calculamos nuestra ganancia y R_G con nuestras señales reales? **3)** ¿Qué diferencia existe entre A_d, A_c y CMRR? **4)** ¿Por qué el Op-Amp, la alimentación y los resistores elegidos son compatibles con nuestro diseño (incluidas V_{o1} y V_{o2})? **5)** ¿Qué muestran cuantitativamente nuestras pruebas diferencial y de modo común en LTSpice?