Referencia E2: Simulación Pedagógica de Buffer (NO FABRICABLE)[cite: 38]

Límite Técnico: El nivel de mando $0 - 12\,\text{V}$ es ficticio. Un MCU real $(0 - 5\,\text{V})$ requerirá una etapa previa de adaptación de voltaje (Level Shifter) que todavía no hemos diseñado. Esta simulación aísla únicamente el comportamiento dinámico del Buffer Push-Pull[cite: 38].


1. Procedimiento de Simulación Comparativa[cite: 38]

Debe comparar dos topologías de excitación manteniendo **idéntico** el NMOS, la carga, el bus y la fuente de control[cite: 38].

- **Topología Directa (E1 base):** Fuente `DRV_CMD` $(0 - 12\,\text{V}) \rightarrow R_G\ (220\,\Omega) \rightarrow$ Gate.
- **Topología E2 (Buffer):** `DRV_CMD` $(0 - 12\,\text{V}) \rightarrow R_B\ (220\,\Omega) \rightarrow$ Par BJT Complementario $\rightarrow R_G\ (220\,\Omega) \rightarrow$ Gate.

2. Parámetros y Netlist SPICE[cite: 38]

Utilice el archivo `03_E2_pushpull_modelo_DIDACTICO.cir`. No reescriba ni invente modelos comerciales. Registre estrictamente las variables: `V(cmd)`, `V(out)`, `V(gate)`, `V(drain)` e `I(RLOAD)`[cite: 38]. Si la simulación arroja un error de sintaxis, **guarde el mensaje de error literal**; no invente curvas a mano haciéndolas pasar por simulación[cite: 38].



Reflexión Teórica: Observe el esquemático. Durante la transición (Conmutación), existe un minúsculo instante donde V_{cmd} cruza la "zona muerta" de $\sim \pm 0.7\,\text{V}$. Si ambos BJT condujeran simultáneamente (falla de diseño térmico), el riel de $12\,\text{V}$ se cortocircuitaría directamente a tierra (*Shoot-through*).