IMT-221 — Circuitos Electrónicos III

Hito 3: Guía Única E1 → E4 — Parte 5: Plan de Mediciones, Plantilla y Puertas G1–G4

Versión de trabajo 1.0 · 3 de noviembre de 2026 · Protocolo de Auditoría, Entrega Final y Fuentes

---

7. Plan de Mediciones Unificado (Aplicable a Todas las Etapas)

Completar una tabla por etapa y condición, sin eliminar filas pendientes. El informe único de cada equipo debe contener como mínimo:

Etapa	Señales o Datos Registrados	Variable Controlada	Comparación Obligatoria
E1	V_{BUS}, V_{GS}, V_{DS}, I_D, f, duty, R_L y calor	0–5 V vs. 0–10 V según MOSFET y fuente	Ley de Ohm, conducción, nivel efectivo de gate
E2	V_{IN}, `A`, `CMD`, `OUT`, V_{GS}, V_{DS}, I_D, f, duty	E1 directo frente a driver BJT con mismo MOSFET y carga	Nivel alto/bajo, tiempos de carga/descarga y pérdidas
E3	V_{GS}, V_{DS}, i_L, i_{DF}, picos y temperatura	Sin/con protección **en simulación**; protección real aprobada en banco	Sobrevoltajes, continuidad de corriente y energía $\frac{1}{2}Li_L^2$
E4	V_{GS} de 4 MOSFET, nodos A/B, I_{MOTOR}, I_{BUS}, V_{BUS}, tiempos muertos	Secuencia de estados y frecuencia PWM aprobadas	Estados válidos, ausencia de solapamiento, pérdidas y térmica

Plantilla Trazable de Registro (Repetir por Magnitud Evaluada)

Campo de Auditoría	Anotación / Registro Trazable
Equipo / integrantes / integrante que explica	
Fecha / etapa / estado de puerta G1–G4	
Pieza real, fabricante, datasheet y encapsulado	
Instrumento, modelo, sonda/escala, conexión de referencia	
Condición de tensión, carga, frecuencia y duty	
Magnitud evaluada y unidad en el SI	
`CALC` — Valor analítico y ecuación empleada	
`SIM` — Valor, modelo, archivo `.cir`/`.asc`, `.log` y captura	
`MED` — Valor y captura (**solo si fue medido físicamente**)	
Diferencia absoluta / relativa (si el denominador no es ≈ 0)	
Incertidumbre / resolución instrumental y explicación física	
Pendiente, anomalía o condición de parada activada	

8. Puertas de Seguridad G1–G4 (Firmas Independientes Obligatorias)

Sin la firma correspondiente no se energiza. Una simulación exitosa en LTspice jamás representa aprobación de G1, G2, G3 o G4.

Puerta	Requisitos Físicos y Documentales de Verificación en Frío	Resolución, Firma y Fecha
G1 / E1	Ficha real NMOS y pinout/pestaña; $100\,\Omega$ de potencia; source/tierras de fuente-generador-osciloscopio; control verificado sin bus; limitación de fuente; R_G/R_{PD}; estado OFF previo; instrumentos/corriente apropiados.	Estado: Aut. / Obs. / Bloq. Firma: _____ Fecha: _____
G2 / E2	Todo G1 aplicable + BJTs exactos/pinout (`Q1-Q4`), corrientes de base y colector, disipaciones, driver y niveles, startup OFF, pérdida de señal OFF, alimentación/desacoplo ($100\,\text{nF}$) y prueba previa sin potencia; netlist y `.log`; cero sobreimpulso sobre $V_{GS,\text{máx}}$.	Estado: Aut. / Obs. / Bloq. Firma: _____ Fecha: _____
G3 / E3	Todo G2 + motor/bobina real especificada, corriente y energía inductiva, diodo `DF` polaridad/rating, picos de tensión, limitación y método seguro de medición de corriente, temperatura y desconexión.	Estado: Aut. / Obs. / Bloq. Firma: _____ Fecha: _____
G4 / E4	Todo G3 pertinente + cuatro MOSFET y drivers físicos, pull-ups P/high-side a $+V_{\text{BUS}}$, referencia segura de V_{GS} high-side (prohibido GND de sonda en $+V_{\text{BUS}}$), layout/potencia, enclavamiento y dead-time verificados, tabla de estados, no inversión brusca, fusibles y fallo seguro.	Estado: Aut. / Obs. / Bloq. Firma: _____ Fecha: _____

9. Entrega Final, Cuestionario Individual Mínimo y Fuentes

Estructura del Informe Único Incremental Hito 3: Entregar un solo expediente acumulativo con: (1) BOM final con costos comprobados, (2) cuatro esquemas/versiones E1–E4, (3) memoria de cálculo, (4) archivos y capturas LTspice con logs, (5) actas G1–G4 firmadas, (6) capturas reales de osciloscopio, (7) bitácora de problemas/modificaciones, (8) tabla de estados del puente H, (9) integración de pérdidas y modelo térmico en Python, y (10) defensa individual.

Preguntas Individuales Mínimas de Defensa

1. ¿Qué diferencia física y de especificación existe entre $V_{GS(\text{th})}$ y una tensión de compuerta de baja pérdida?
2. ¿Qué significa que el parámetro $R_{DS(\text{on})}$ sea condicionado?
3. ¿Por qué un seguidor de emisor BJT alimentado a $12\,\text{V}$ no convierte por sí solo un mando de $5\,\text{V}$ en $12\,\text{V}$?
4. ¿Por qué trayectoria circula la corriente al apagar una carga inductiva L/R en E3?
5. ¿Cuál es el riesgo de aplicar $5\,\text{V}$ absolutos al gate de un PMOS high-side cuyo source está a $+12\,\text{V}$?
6. ¿Cómo se evita el solapamiento (*shoot-through*) en una misma rama del puente H?
7. En su tabla de datos, ¿qué distingue rigurosamente un valor `CALC`, `SIM` y `MED`?

10. Fuentes Primarias de Fabricantes para Verificación

- **Infineon IRLZ44N:** `https://www.infineon.com/part/IRLZ44N` ($V_{GS,\text{máx}} = \pm 16\,\text{V}$; $R_{DS(\text{on})}$ especificado a nivel lógico).
- **Infineon IRFZ44N:** `https://www.infineon.com/part/IRFZ44N` ($R_{DS(\text{on})} \leq 17.5\,\text{m}\Omega$ garantizado a $V_{GS} = 10\,\text{V}$).
- **Infineon IRF4905 (PMOS):** `https://www.infineon.com/assets/row/public/documents/24/49/infineon-irf4905-datasheet-en.pdf` ($R_{DS(\text{on})} \leq 20\,\text{m}\Omega$ a $V_{GS} = -10\,\text{V}$).
- **onsemi P2N2222A / PN2907A:** `https://www.onsemi.com/pdf/datasheet/p2n2222a-d.pdf` y `https://www.onsemi.com/download/data-sheet/pdf/pn2907a-d.pdf` (verificar orden físico de patillas C/B/E del encapsulado recibido).