E1 — Guía de Simulación LTspice desde un Esquema Manual[cite: 20]

Propósito: Reconstruir el circuito E1 por conexiones de Nodos. Utiliza una fuente de control ideal y capacidades parásitas didácticas[cite: 20]. *Este modelo NO representa un MOSFET comercial específico[cite: 20].*

1. Tabla de Nodos del Esquema (Netlist Mapping)[cite: 20]

El diodo de cuerpo del NMOS pertenece intrínsecamente al modelo SPICE, no requiere componente externo[cite: 20].

Elemento	Nodo 1 (+)	Nodo 2 (-)	Valor / Rol
V1	bus	0	12 V DC (Alimentación Potencia)[cite: 20]
RLOAD	bus	drain	100 Ω (Carga Resistiva)[cite: 20]
M1 (D/G/S/B)	drain/gate	0/0	NMOS Didáctico MDEMO_E1[cite: 20]
VPULSE	ctrl	0	PULSE(0 5 1m 1u 1u 2m 4m) (Control Ideal)[cite: 20]
RGATE	ctrl	gate	{RG} parametrizada (47 vs 220 Ω)[cite: 20]
RPD	gate	0	100 kΩ (Pull-down de seguridad)[cite: 20]
CGS_EXT	gate	0	10 nF (Parásita Didáctica)[cite: 20]
CGD_EXT	gate	drain	2 nF (Parásita Miller Didáctica)[cite: 20]

2. Netlist Propuesto de Configuración SPICE[cite: 20]

Este bloque contiene el código a insertar en LTspice usando las directivas (tecla 'S')[cite: 20].

```
* Hito 3 E1 - MODELADO DIDACTICO, NO MODELO COMERCIAL[cite: 20]
.param RG=47[cite: 20]
V1 bus 0 12[cite: 20]
RLOAD bus drain 100[cite: 20]
VPULSE ctrl 0 PULSE(0 5 1m 1u 1u 2m 4m)[cite: 20]
RGATE ctrl gate {RG}[cite: 20]
RPD gate 0 100k[cite: 20]
M1 drain gate 0 0 MDEMO_E1[cite: 20]
CGS_EXT gate 0 10n[cite: 20]
CGD_EXT gate drain 2n[cite: 20]
.model MDEMO_E1 NMOS (LEVEL=1 VTO=2 KP=4 LAMBDA=0.01 RD=0.02
RS=0.02)[cite: 20]
.step param RG list 47 220[cite: 20]
.tran 0 8m 0 0.1u[cite: 20]
.end[cite: 20]
```

3. Protocolo de Análisis y Evidencia[cite: 20]

- El pulso $0 - 5$ V tiene un retardo de 1 ms, flancos de 1 μs, ancho de 2 ms y periodo de 4 ms[cite: 20].

- Ejecute la simulación. Registre `V(ctrl)`, `V(gate)` (V_{GS}), `V(drain)` (V_{DS}) e `I(RLOAD)`[cite: 20].
- Aplique Zoom en las transiciones de $t \approx 1\,\text{ms}$ y $t \approx 3.001\,\text{ms}$[cite: 20]. Compare visualmente cómo los flancos de V_{DS} e I_D varían al cambiar R_G entre $47\,\Omega$ y $220\,\Omega$[cite: 20].
- **Restricción:** No atribuir los tiempos observados a la capacidad dinámica de un pin de GPIO real, ya que `VPULSE` es una fuente ilimitada ideal[cite: 20].