Hito 3 · E1 — Guía Autónoma de Diseño Low-Side (ESTUDIANTES)[cite: 20]

Aviso de Seguridad: Etapa preparatoria **no autorizada** para conexión física ni compra de componentes. El objetivo es resolver analíticamente el dimensionamiento de una carga de $100\,\Omega$ a $12\,\text{V}$[cite: 20].

A. Del Problema al Diagrama (Guiado)[cite: 20]

1. **Topología:** Dibuje la fuente de $12\,\text{V}$, resistencia de $100\,\Omega$, Drenador, Surtidor, Compuerta, resistencia serie R_G, resistencia *pull-down* y retorno común[cite: 20]. Rotule (G/D/S), V_{GS}, V_{DS}, I_D. Indique la dirección de la corriente en estado ON[cite: 20].
   ¿Por dónde conduce el *Body Diode* inherente y por qué **no debe conducir** en la polaridad nominal Low-Side?[cite: 20] _____

2. **Cálculo ON Ideal:** Calcule la corriente máxima ideal ON a partir de la Malla de Salida (KVL). Registre unidades y la suposición matemática del MOSFET ideal[cite: 20]. _____

3. **Potencia Ideal:** Calcule la potencia ideal de la resistencia en estado ON. ¿Serviría usar una resistencia típica de $1/4\,\text{W}$ $(0.25\,\text{W})$? Justifique su respuesta basándose en el margen térmico[cite: 20]. _____

4. **Estado ON Real:** Si en estado ON el MOSFET presenta una resistencia de canal $R_{DS(on)}$, desarrolle matemáticamente por KVL las expresiones para: $I_{ON}, V_{DS,on}, P_{MOS,on}$ y P_{LOAD}[cite: 20].

5. **Lectura de Datasheet:** Explique qué limita la validez del parámetro $R_{DS(on)}$ (¿De qué otras variables depende?). ¿Por qué el umbral $V_{GS(th)}$ **no** constituye una especificación de operación de baja pérdida?[cite: 20] _____

6. **Tensión Relativa:** Con Source a $0\,\text{V}$ y Gate a $5\,\text{V}$, calcule V_{GS}[cite: 20]. Si en una topología distinta el Source subiera a $4\,\text{V}$ manteniendo el Gate absoluto a $5\,\text{V}$, ¿cuál es el nuevo V_{GS} y qué ocurriría?[cite: 20] _____

B. Selección y Defensa Técnica[cite: 20]

Busque **dos** Datasheets originales de fabricantes para NMOS candidatos[cite: 20]. Para cada uno anote:

- Número de parte, $V_{(BR)DSS}$, límite de $\pm V_{GS}$, Q_g (con condiciones de prueba)[cite: 20].
- $R_{DS(on)}$ **máximo** junto a su respectivo V_{GS}/I_D / Temperatura de ensayo[cite: 20].
- Resistencia Térmica, SOA, Pinout y encapsulado[cite: 20].

Responda: (a) ¿Puede utilizarse una cifra de $R_{DS(on)}$ publicada a $V_{GS} = 10\,\text{V}$ si su lógica solo entrega $5\,\text{V}$?[cite: 20] (b) ¿Qué mediciones preliminares en frío haría antes de conectar la potencia?[cite: 20]

C. Simulación LTspice y Prevención[cite: 20]

Monte el circuito E1 en LTspice usando una fuente de control ideal de $0 - 5\,\text{V}$. Use la directiva `.step` para comparar $R_G = 47\,\Omega$ frente a $R_G = 220\,\Omega$[cite: 20].

Antes de simular, **dibuje a mano** la gráfica esperada de V_{ctrl}, V_{GS}, V_{DS} e I_D durante el flanco de encendido[cite: 20]. Si no puede ejecutar LTspice, escriba "NO EJECUTADO" y reporte solo sus predicciones[cite: 20].