Hito 2: Front-End Activo de Instrumentación y Acondicionamiento[cite: 12]

Definición del Problema Sistémico[cite: 12]

El Hito 1 produjo un puente de Wheatstone y un filtro Twin-T pasivos. Al conectarlos en cascada, la interacción de impedancias ($|Z_L| \not\gg |Z_S|$) atenuó y modificó la señal útil[cite: 12]. **La Directriz Central del Hito 2 es demostrar una mejora sistémica cuantificable respecto de las limitaciones del Hito 1 mediante la integración de una etapa activa.[cite: 12]**

1. Alternativas de Arquitectura y Diseño[cite: 12]

El ordenamiento de las etapas es una decisión de diseño de su grupo. Debe ser justificada técnicamente[cite: 12].

- **Candidato A:** Bridge → In-Amp → Twin-T → Salida Calibrada. (*Aísla primero el puente, pero amplifica ruido que podría saturar la etapa antes de filtrar*)[cite: 12].
- **Candidato B:** Bridge → Twin-T → In-Amp → Salida Calibrada. (*Filtra primero, pero podría mantener el problema original de loading pasivo*)[cite: 12].

2. PFI Roadmap: Puertas de Dependencia (Gates)[cite: 12]

La progresión del proyecto exige superar puntos de control obligatorios[cite: 12]:

- **Gate A (Antes de Construcción):** Diagrama de bloques, cálculo de ganancia, validación en LTSpice, elección de Op-Amp justificada en datasheet y BOM inicial[cite: 12].
- **Gate B (Antes de Integración Sistémica):** Etapa activa operando aislada, ganancia física validada, fuente de poder verificada, sin *clipping* visual[cite: 12].
- **Gate C (Antes de la Defensa - 28 Oct.):** Integración de Hito 1 superada, prueba de loading, test diferencial, test de modo común, CMRR verificado, test de interferencia y discrepancias SPICE/Hardware explicadas[cite: 12].

3. Guía de Diseño y Pre-Lab (Para Gate A)[cite: 12]

Antes de montar componentes en protoboard, el grupo debe consolidar un reporte que contenga[cite: 12]:

1. **Baseline Hito 1:** Métrica limitante explícita (ej. parámetro `KL` debidamente referenciado del artefacto de H1)[cite: 12].
2. **Declaración del Problema:** Un párrafo claro respondiendo *¿qué estamos tratando de mejorar exactamente?*[cite: 12]
3. **Diseño Analítico del In-Amp:** Esquema completo, ganancia objetivo A_d derivada paso a paso, selección de resistores y rango esperado de salida[cite: 12].
4. **Justificación CMRR:** Estrategia de tolerancias/mismatch de resistores y predicción del A_c ideal frente al real[cite: 12].
5. **Selección de Componentes:** Modelo exacto de Op-Amp validado usando la evidencia de Precisión DC (Lab 3) y Límites Dinámicos (GBW, SR y Swing del Lab 4)[cite: 12].

4. Criterios Candidatos para Defensa / Rúbrica (Evaluación H2)[cite: 12]

La defensa exigirá evidencia explícita (`SIMULATED`, `THEORETICAL`, `MEASURED`) en las siguientes dimensiones (pesos por confirmar)[cite: 12]:

- Continuidad lógica del baseline del Hito 1[cite: 12].
- Correspondencia entre Diseño Analítico, Simulación y Físico[cite: 12].
- Cuantificación de la mejora de *Loading* y Rechazo de Modo Común (CMRR)[cite: 12].
- Calidad de la interpretación técnica de las discrepancias ineludibles[cite: 12].