IMT-221 — Circuitos Electrónicos III

Hito 3: Guía Única E1 → E4 — Parte 5: Plan de Mediciones, Plantilla, Puertas G1–G4 y Entrega Final (v1.5)

Versión integrada 1.5 · 12 de noviembre de 2026 · Protocolo de Auditoría, Entrega Incremental y Fuentes

---

7. Plan de Mediciones Unificado (Aplicable a Todas las Etapas)

Completar una tabla por etapa y condición, sin borrar nunca una fila pendiente. El informe de cada equipo contendrá al menos:

Etapa	Señales o Datos que se Guardan	Variable Controlada	Comparación Obligatoria
E1	V_{BUS}, V_{GS}, V_{DS}, I_D, f, duty, R_L y calor	0–5 V vs. 0–10 V según MOSFET y fuente	Ley de Ohm, conducción, nivel de gate
E2	`PWM_A`, `OPTO_N`, `VIN_ISO`, `BH`, `LCTL`, V_{GS}, V_{DS}, I_D, f, duty	E1 directo frente a E2 optoaislado con mismo MOSFET/carga	Nivel alto/bajo, carga/descarga y pérdidas
E3	V_{GS}, V_{DS}, i_L, i_{DF}, picos, temperatura	Sin/con protección **en simulación**; protección real aprobada	Sobrevoltajes, continuidad de corriente, energía
E4	V_{GS} de 4 MOSFET, nodos A/B, I_{MOTOR}, I_{BUS}, V_{BUS}, tiempos muertos	Secuencia y frecuencia PWM aprobadas	Estados, no solapamiento, pérdidas/térmica

Plantilla de Registro Trazable (Repetir por Magnitud)

Campo	Anotación
Equipo / integrantes / integrante que explica	
Fecha / etapa / G1–G4	
Pieza real, fabricante, datasheet y encapsulado	
Instrumento, modelo, sonda/escala, conexión de referencia	
Condición de tensión, carga, frecuencia y duty	
Magnitud y unidad	
`CALC` — Valor y fórmula	
`SIM` — Valor, modelo, archivo, log y captura	
`MED` — Valor y captura (**solo si medido**)	
Diferencia absoluta/relativa si es significativa	
Incertidumbre/resolución y posible explicación	
Pendiente, anomalía o condición de parada	

8. Puertas de Seguridad G1–G4 (Firmas Independientes)

Sin firma correspondiente no se energiza. Una ejecución de LTspice exitosa no representa aprobación de G2, G3 o G4.

Puerta	Requisitos de Verificación en Frío	Estado, Firma y Fecha
G1 / E1	Ficha real NMOS y pinout/pestaña; $100\,\Omega$ potencia; source/tierras de fuente-generador-osciloscopio; control verificado sin bus; limitación de fuente; R_G/R_{PD}; OFF previo; instrumentos/corriente apropiados.	Aut. / Obs. / Bloq.: _____ Firma: _____ Fecha: _____
G2 / E2	Todo G1 aplicable + **separación A/B y** `PC817/7805` **comprobados** + BJT exactos/pinout, corriente de base y colector, disipaciones, driver y niveles, startup OFF, pérdida de señal OFF, alimentación/desacoplo y prueba previa escalonada sin potencia (Fases 0–D); netlist y log; cero sobreimpulso sobre $V_{GS,\text{máx}}$.	Aut. / Obs. / Bloq.: _____ Firma: _____ Fecha: _____
G3 / E3	Todo G2 + motor/bobina real, corriente y energía inductiva, diodo `DF` polaridad/rating, picos de tensión, limitación y forma de medir corriente, temperatura y desconexión.	Aut. / Obs. / Bloq.: _____ Firma: _____ Fecha: _____
G4 / E4	Todo G3 pertinente + cuatro MOSFET y drivers físicos, pull-ups P/high-side, referencia segura de V_{GS} high-side, layout/potencia, enclavamiento y dead-time verificados, tabla de estados, no inversión insegura, motor/bus/fusibles, apagado y fallo seguro.	Aut. / Obs. / Bloq.: _____ Firma: _____ Fecha: _____

9. Entrega Final, Criterios y Responsabilidades

Entregar **un solo informe incremental del Hito 3**, no cuatro informes inconexos, incluyendo: BOM final con componentes realmente utilizados y costos *solo comprobados*, cuatro esquemas/versiones (incluyendo inventario diferencial de migración v1.3→v1.5), cálculo de diseño, archivos y capturas LTspice con modelos y logs, autorizaciones G1–G4, métodos de medida y capturas reales, registro de problemas y modificaciones, tabla de control de puente H, pérdidas y estimación térmica/Python, valoración crítica de discrepancias y respuestas individuales cortas. Si falta hardware o autorización, presentar bloqueo trazable (`componente/modelo/medida faltante`, responsable, propuesta de sustitución y evidencia existente); nunca inventar curvas, corrientes, temperaturas ni certificaciones.

Preguntas individuales mínimas: (1) ¿Qué diferencia existe entre $V_{GS(\text{th})}$ y gate de baja pérdida? (2) ¿Qué significa $R_{DS(\text{on})}$ condicionado? (3) ¿Por qué un seguidor de emisor no convierte $5\,\text{V}$ en $12\,\text{V}$? (4) ¿Qué corriente circula al apagar L? (5) ¿Cuál es el riesgo de gate PMOS a $5\,\text{V}$ con source $12\,\text{V}$? (6) ¿Cómo se evita solapamiento en un brazo H? (7) ¿Qué resultado es calculado, simulado o medido?

10. Fuentes y Estado de Validación

- **MOSFETs Infineon:** IRLZ44N (`https://www.infineon.com/part/IRLZ44N`), IRFZ44N (`https://www.infineon.com/part/IRFZ44N`), IRF4905 (`https://www.infineon.com/assets/row/public/documents/24/49/infineon-irf4905-datasheet-en.pdf`).
- **Regulador, Optoacoplador y BJTs:** STMicroelectronics L78 series (`https://www.st.com/resource/en/datasheet/l78.pdf`); onsemi P2N2222A (`https://www.onsemi.com/pdf/datasheet/p2n2222a-d.pdf`) y PN2907A (`https://www.onsemi.com/download/data-sheet/pdf/pn2907a-d.pdf`); `PC817` requiere ficha exacta del fabricante y rango de CTR; folleto SKMI SK3000 aportado (MAIN $50\,\Omega$, sin offset ajustable).
- **Sin verificar todavía:** Inventario/costos exactos BJTs y PMOS, polarización real de `Q0`/`Q2` con todas las variantes, respuesta CTR en peor caso, modelo de motor/corriente inductiva, diodo E3, adaptación de high-side, dead-time cuantificado y resultados físicos medidos.