Guía Completa de LTspice: Esquemas de Conexión Clase A, B y AB

IMT-221 — Circuitos Electrónicos III (Semana 11, Sesión 2)[cite: 6]

1. Alcance y Advertencia Pedagógica [cite: 6]

Este documento complementa el paquete de contenido de la sesión y permite la reconstrucción manual en LTspice de los circuitos de comparación Clase A, Clase B y Clase AB[cite: 6]. Los circuitos aquí descritos usan valores hipotéticos de simulación con fines didácticos[cite: 6]. Por tanto:

- No son todavía especificaciones del laboratorio físico[cite: 6].
- No definen el diseño final de EC3/Hito 3[cite: 6].
- No prueban seguridad física[cite: 6].
- Sí sirven para observar diferencias funcionales entre clase A, B y AB, y para practicar mediciones con LTspice[cite: 6].

2. Objetivos del Artefacto

Al usar esta guía, el estudiante debería poder:

1. Crear un esquemático nuevo en LTspice[cite: 6].
2. Colocar componentes básicos: resistencias, fuentes, BJTs, tierra[cite: 6].
3. Conectar correctamente los nodos[cite: 6].
4. Etiquetar nodos relevantes (`in`, `out`, `pos`, `neg`, etc.)[cite: 6].
5. Insertar modelos simples BJT[cite: 6].
6. Configurar y ejecutar un análisis transitorio[cite: 6].
7. Medir señales de entrada y salida[cite: 6].
8. Observar distorsión de cruce[cite: 6].
9. Comparar corriente de reposo y disipación de manera básica[cite: 6].
10. Distinguir entre una simulación funcional y un diseño real validado[cite: 6].

3. Convenciones de Diseño

3.1 Nombres de Nodos[cite: 6]

- `pos`: riel positivo de alimentación ($+12$ V)[cite: 6].
- `neg`: riel negativo de alimentación (-12 V)[cite: 6].
- `0`: tierra de LTspice[cite: 6].
- `in`: entrada senoidal[cite: 6].
- `out`: salida[cite: 6].
- `base`, `bp`, `bn`: nodos de polarización de base según el caso[cite: 6].

3.2 Valores Comunes[cite: 6]

- Fuente positiva: $+12\,\text{V}$[cite: 6].
- Fuente negativa: $-12\,\text{V}$[cite: 6].
- Señal de entrada: seno de amplitud $2\,\text{V}$ y frecuencia $1\,\text{kHz}$[cite: 6].
- Carga: RLOAD $= 1\,\text{k}\Omega$[cite: 6].
- Análisis transitorio: `.tran 0 12m 2m 2u`[cite: 6].

3.3 Modelos BJT Simplificados[cite: 6]

Agregar la siguiente directiva SPICE (modelos genéricos para simulación ilustrativa)[cite: 6]:

```
.model QN NPN(IS=1e-14 BF=150 VAF=100 CJE=20p CJC=10p TF=0.4n)
.model QP PNP(IS=1e-14 BF=150 VAF=100 CJE=20p CJC=10p TF=0.4n)
```


4. Guía de Operación LTspice

- **Atajos:** Resistencia (`R`), Componente (`F2`), Cable (`F3`), Etiqueta (`F4`), Tierra (`G`), Rotar (`Ctrl+R`), Espejar (`Ctrl+E`), Borrar (`F5`)[cite: 6].
- **Fuente DC:** Colocar valor 12. Para $-12\,\text{V}$, orientar la fuente apropiadamente respecto a tierra[cite: 6].
- **Fuente Senoidal:** Advanced $\rightarrow$ SINE $\rightarrow$ Offset=`0`, Amplitude=`2`, Freq=`1k` $\Longrightarrow$ `SINE(0 2 1k)`[cite: 6].
- **Correr Simulación:** Asegurarse de la directiva `.tran` e ir a *Simulate* $\rightarrow$ *Run*[cite: 6].

---

5. Circuito 1 — Clase A[cite: 6]

Intención: Observar existencia de corriente de reposo, operación continua y establecer una referencia del compromiso linealidad–eficiencia[cite: 6]. El BJT trabaja como seguidor de emisor[cite: 6].




Netlist de Referencia[cite: 6]:

```
VPOS pos 0 12
VNEG neg 0 -12
VIN in 0 SINE(0 2 1k)
VBIAS base in 0.73
Q1 pos base out QN
RE out neg 1k
RLOAD out 0 1k
.tran 0 12m 2m 2u
```

Observación: La salida sigue a la entrada, hay corriente de reposo y no presenta notch cerca de cero[cite: 6].

6. Circuito 2 — Clase B[cite: 6]

Intención: Mostrar un push-pull complementario sin polarización adicional, donde cada transistor conduce idealmente medio ciclo, generando distorsión de cruce[cite: 6].



Netlist de Referencia[cite: 6]:


```
VPOS pos 0 12
VNEG neg 0 -12
VIN in 0 SINE(0 2 1k)
RLOAD out 0 1k
Q1 pos in out QN
Q2 neg in out QP
.tran 0 12m 2m 2u
```

Observación: Cerca del cruce por cero aparece una muesca o región muerta (crossover distortion)[cite: 6].

---

7. Circuito 3 — Clase AB[cite: 6]

Intención: Mostrar cómo una polarización adicional en las bases reduce la distorsión de cruce, a costa de mayor corriente de reposo[cite: 6]. Se agregan fuentes de bias ideales de $\pm 0.67\,\mathrm{V}$[cite: 6].



Advertencia: Este esquema no es un circuito AB físicamente robusto de laboratorio; es una forma didáctica de introducir bias en simulación[cite: 6].

Netlist de Referencia[cite: 6]:

```
VPOS pos 0 12
VNEG neg 0 -12
VIN in 0 SINE(0 2 1k)
RLOAD out 0 1k
VBIASP bp in 0.67
VBIASN bn in -0.67
Q1 pos bp out QN
Q2 neg bn out QP
.tran 0 12m 2m 2u
```

8. Mediciones e Interpretación en LTspice[cite: 6]

8.1 Señales Mínimas a Graficar[cite: 6]

- `V(in)` y `V(out)` (Usar misma escala de tiempo y voltaje para comparar)[cite: 6].
- `I(VPOS)` e `I(VNEG)` para observar corriente de reposo y consumo dinámico[cite: 6].

8.2 Medidas Automáticas Sugeridas (`.meas`)[cite: 6]

Agregar estas directivas si se desea realizar análisis de potencia[cite: 6]:

```
.meas tran IQPOS FIND I(VPOS) AT=10m
.meas tran IQNEG FIND I(VNEG) AT=10m
.meas tran VOUT_PP PP V(out) FROM=8m TO=12m
.meas tran PLOAD AVG (V(out)*V(out)/1000) FROM=8m TO=12m
.meas tran PIN AVG (-V(pos)*I(VPOS)-V(neg)*I(VNEG)) FROM=8m TO=12m
.meas tran EFF PARAM PLOAD/PIN
```

Limitaciones de la Medición de Eficiencia [cite: 6]

`PIN` evaluada solo en los rieles principales no incluye la energía que intercambian las fuentes de bias ideales[cite: 6]. Por tanto, `EFF` no debe presentarse como eficiencia física global certificada[cite: 6].

9. Procedimiento de Trabajo y Entregable[cite: 6]

Fases del Flujo de Trabajo[cite: 6]:

1. **Dibujo:** Construir y simular Clase A, B y AB (duplicando y modificando)[cite: 6].
2. **Verificación:** Revisar tierra, modelo BJT, conexiones correctas y directiva `.tran`[cite: 6].
3. **Medición:** Graficar voltajes y hacer zoom sobre la región cercana al cruce por cero[cite: 6].
4. **Interpretación:** Completar matriz de resultados evaluando la presencia de *notch* y reposo apreciable[cite: 6].

Entregable Sugerido[cite: 6]:

- Capturas de los tres esquemáticos[cite: 6].
- Gráfica comparativa B vs AB ampliada en el cruce por cero[cite: 6].
- Breve tabla de interpretación[cite: 6].

Relación Curricular (Transición a MOSFET) [cite: 6]

El objetivo de simular A/B/AB no es cambiar el foco del curso hacia amplificadores lineales, sino usar estas topologías para comprender compromisos de potencia (linealidad, calor, eficiencia)[cite: 6]. Esto prepara la discusión posterior sobre selección de MOSFET, V_{GS}, $R_{DS(on)}$, Q_g, pérdidas de conmutación y puentes H[cite: 6].