# IMT-221 — Circuitos Electrónicos III

## Hito 3: Guía Única de Desarrollo Experimental E1 → E4 — Parte 1: Índice, Trazabilidad y BOM Maestra

**Versión integrada 1.3** · Alternativas E2 (6 de noviembre de 2026) · Universidad Católica Boliviana "San Pablo" Sede Tarija


---

**Propósito:** Diseñar, simular, construir, medir y documentar un sistema de accionamiento electrónico incremental: **E1 interruptor NMOS low-side resistivo** → **E2 driver BJT sourcing/sinking** → **E3 conmutación de carga inductiva protegida** → **E4 puente H físico con control de shoot-through, pérdidas y análisis térmico con Python**. Todos los equipos deben alcanzar la misma meta. Si un equipo está retrasado, recupera las etapas previas siguiendo **esta misma guía** y conserva sus evidencias; no hay rutas curriculares alternativas.

**Alcance de seguridad:** Esta guía **no autoriza energizar** ningún circuito. El docente/encargado verifica y firma **G1, G2, G3 y G4**, independientemente, sobre el montaje real. Los componentes aún no confirmados y los detalles de E3/E4 que dependen del motor, diodos y dispositivos comerciales deben dimensionarse y aprobarse antes de conectarlos. Un netlist genérico no sustituye un diseño físico validado.

**Actualización v1.3:** Se conservan Arduino Uno/ESP32, PNP `2N3906`/`BC557B` y se añaden NPN `BC337` y `BC547` con asignación por función y una variante condicionada de resistencia de descarga ($R_{G_DN}$). La topología y los permisos G1–G4 se mantienen; no se declara validado el hardware.

## 0. Índice de Trabajo, Entregables y Control de Avance




| Etapa | Resultado Exigido | Condición para Continuar | Evidencias |
|---|---|---|---|
| **E1** | NMOS low-side conmuta carga resistiva | **G1** y diagnóstico de excitación; si no se autoriza la prueba, dejar bloqueo documentado | Esquema, cálculo, LTspice, valores reales $V_{GS}$, $V_{DS}$, $I_D$ si autorizados |
| **E2** | Driver BJT con adaptación de 0–5 V (o 3.3 V) a excitación de gate, sourcing/sinking | **G2**, BJTs identificados, alimentación/arranque seguro y verificación de control sin bus | Esquema de nodos, cálculo de bases, LTspice, niveles y transitorios |
| **E3** | NMOS de E2 conmuta una carga inductiva con trayectoria de recirculación verificada | **G3**, motor/bobina y diodo dimensionados, estrategia OFF documentada | Corriente y tensión transitoria, protección y análisis de energía |
| **E4** | Puente H físico controlado y protegido, con mediciones y pérdidas/térmica | **G4**, drivers high-side y low-side, enclavamientos/dead time, control de estados, prueba en frío | Tabla de estados, LTspice, formas de onda, pruebas sin y con motor, Python e informe |

**Fechas comunicadas:** Examen individual EC3: **6/11/2026**; Entrega Hito 3: **20/11/2026**; Recuperatorio U3/U4: **27/11/2026**. El examen es distinto de la entrega física final. No transformar un calendario en permiso de energización.

### Convenciones y Trazabilidad

- $V_{BUS}$: tensión de potencia; $V_{DRV}$: alimentación de driver; $V_{IN}$: señal lógica; $G$: gate, $D$: drain, $S$: source; $V_{GS} = V_G - V_S$, $V_{DS} = V_D - V_S$.

- $R_L$: carga resistiva E1/E2; $R_G$: resistor serie de gate; $R_{PD}$: pull-down gate–source; $Q_g$: carga total de gate **bajo condiciones de ficha**.
- Para **cada cifra** indicar origen: `CALC` (calculado), `PRED` (predicho), `SIM` (simulado en LTspice, con archivo y log), `MED` (medido, con instrumento) o `PEND` (pendiente). No copiar valores `CALC` como `MED`.
- Escribir fabricante, código completo, encapsulado y fecha de consulta del datasheet del transistor montado. Un nombre impreso similar no garantiza el mismo pinout.

# 1. BOM Maestra Única — E2 con Arduino Uno o ESP32, PNP y NPN Alternativos (6 nov 2026)

**Prioridad:** Materiales de E1 reutilizados. **Todos los grupos terminan el mismo E2** y mantienen las mismas conexiones funcionales. Se autorizan para estudio las variantes de control **Arduino Uno** (5 V) **o ESP32** (3.3 V), de PNP `2N3906` **o** `BC557B`, y de NPN `2N3904`, `2N2222A`, `BC337` **o** `BC547` según posición y límites, tras cotejar fabricante y patillaje. `PN2907A` **no es requisito.** Estos son candidatos de diseño, no sustituciones físicas aprobadas. Las cantidades se indican por circuito E2, no por estudiante.

| Bloque | Designador | Cant. | Valor / Parte y Tipo | Condición |
|---|---|---|---|---|
| Potencia E1/E2 | `M1` | 1 | **IRLZ44N** o **IRFZ44N** N-MOS TO-220 | Parte exacta, patillaje, pestaña/aislamiento |
| Potencia E1/E2 | `RL` | 1 | 100 Ω 5 **W recomendado como candidato térmico** | $\geq 1.44$ W en ON ideal continuo, montaje seguro |
| Control E2 | `MCU` | 1 | **Arduino Uno Rev3** 5 **V (pin D9) o ESP32** 3.3 **V, GPIO comprobado (ej. GPIO18 solo si aplica al modelo)** | Alimentado por USB; nunca 12 V en GPIO/USB; GPIO de arranque/función se verifica |
| Control E2 | `Q1, Q2` | 2 | NPN **2N3904 / 2N2222A / BC337 / BC547** | `Q1/Q2` son etapas de control de baja corriente; `BC547` permitido aquí tras revisar C/B/E y fabricante |
| Driver E2 | `QH` | 1 | **2N3906 PNP o BC557B PNP** | Emisor $+V_{\text{DRV}}$; confirmar fabricante, E/B/C; **BC557B menor corriente máxima**, comprobar corriente y disipación; $\lvert V_{EBO}\rvert \leq 5$ V según ficha del candidato |
| Driver E2 | `QL` | 1 | **BC337 / 2N2222A preferidos; 2N3904 condicionado; BC547 solo variante conservadora** | Emisor GND; para `BC547` aumentar $R_{G_DN}$ a 470 Ω o mayor tras estudio; revisar margen, pulsos y fabricante |
| Control E2 | `RIN1, RIN2` | 2 | 2.2 **k**Ω, 1/4 **W** como valor inicial en ambas MCU | Comprobar saturación `Q1/Q2` con 3.3 V; si no cumple, redimensionar y documentar antes de G2 |
| Control E2 | `RPD1, RPD2` | 2 | 10 **k**Ω, 1/4 **W** | Base `Q1/Q2` a GND, entrada flotante = OFF |
| Driver alto | `RBH` | 1 | 2.2 **k**Ω, 1/4 **W** | Colector `Q1` hacia base `QH` |
| Driver alto | `RPUH` | 1 | 10 **k**Ω, 1/4 **W** | Base `QH` a $+V_{\text{DRV}}$ |
| Driver bajo | `RPU2` | 1 | 1 **k**Ω, 1/2 **W** | $+V_{\text{DRV}}$ a nodo `LCTL` / colector `Q2` |
| Driver bajo | `RBL` | 1 | 1 **k**Ω, 1/4 **W** | `LCTL` hacia base `QL` |
| Gate | `RG_UP, RG_DN` | 2 | $R_{G_UP} = 220\,\Omega$ **y** $R_{G_DN} = 220\,\Omega$ **(caso base); BC547 como QL:** $R_{G_DN}$ **inicial** 470 Ω | Dos caminos distintos: cambio a 470 Ω NO autoriza montaje sin medición y G2 |
| Gate | `RPDG` | 1 | 100 **k**Ω, 1/4 **W** | Gate a source |
| Desacoplo | `CDEC` | 1 | 100 **nF, X7R cerámico** $\geq 25$ **V** | Obligatorio junto al driver; **no electrolítico** |
| Reserva alim. | `CBULK` | 1 | 10 $\mu$**F** $\geq 25$ **V** | Opcional, electrolítico polarizado ($+V_{\text{DRV}}$/GND) o cerámico |
| Fuente | $+V_{\text{DRV}}$, $+V_{\text{BUS}}$ | 1 | 12 **V regulada por grupo o bus común protegido**, o 8 × AA con fusible para ensayo corto | No son automáticamente intercambiables; medir tensión real y corriente disponible |
| Protección | `F1` y `S1` | 1+1 | Fusible por rama e interruptor accesible, **dimensionados por responsable** | Obligatorio si no hay limitación electrónica de corriente; no asumir fusible 500 mA adecuado sin revisar fuente/cables |
| Instrumentación | Osc., mult., sondas | Comp. | Medir $V$(in), $V(\text{QH}_{\text{base}})$, $V$(LCTL), $V$(gate), $V$(drain), $V_{\text{bus}}$ y corriente | Tierra revisada antes de unir USB/fuente/osciloscopio |
| E3 | Bobina/motor, diodo, shunt | Pend. | Por caracterizar | Mantener G3 independiente; no cambiar $R_L$ por motor sin rediseño |
| E4 | 2 PMOS IRF4905 + 2 NMOS + drivers + prot. | Por diseñar | Control high-side, dead-time e interbloqueo pendientes | Mantener G4 independiente; **E2 no es un driver high-side** |

**Advertencia de vigencia:** La BOM previa con `PN2907A/P2N2222A` exclusivamente, un $R_G$ único y un seguidor complementario no es vigente para E2. No distribuir esas conexiones como alternativa. Los valores aquí son una propuesta verificable, no mediciones ni circuito aprobado por G2.

## 1.1 Matriz de Alternativas NPN por Posición — NO son Equivalentes Automáticos

| Transistor NPN | Máx. Absoluto $I_C$ (Ficha de Ref.) | Q1/Q2: Control | QL: Descarga de Gate | Observación |
|---|---|---|---|---|
| **BC547** (familia BC547, onsemi) | 100 **mA** | **Preferido para control**, por corrientes objetivo de pocos mA (`Q2` $\approx 12\,\text{mA}$, cálculo preliminar) | **Solo variante restringida**; adoptar inicialmente $R_{G_DN} = 470\,\Omega$, calcular corriente y validar pulsos, márgenes y temperatura | No usar $220\,\Omega$ por simple sustitución. Confirmar sufijo A/B/C y encapsulado |
| **2N3904** | 200 **mA**, según ficha y fabricante | Sí | Candidato, revisar corriente de base y saturación | No inferir mismo pinout que `BC547` |
| **2N2222A / P2N2222A** | Hasta 600 **mA** para el P2N2222A de ref. onsemi; varía según presentación | Sí | **Preferido** | Verificar versión 2N2222A metálica/TO-92 y patillas particulares |
| **BC337** | 800 **mA** según onsemi BC337-FSC | Sí | **Preferido** | Verificar versión `BC337`, `-16`, `-25` o `-40`, y fabricante/pinout |

**Criterios de ingeniería para la selección y dimensionamiento de variantes NPN:**

- **Límites absolutos frente a condiciones de diseño:** Los números de la tabla son límites máximos absolutos de familias y fichas concretas, **NO corrientes nominales recomendadas**, ni pruebas de aptitud a determinada frecuencia. En `Q1`, la corriente aproximada de la rama de base PNP es del orden de $5\,\text{mA}$ bajo los supuestos indicados en §4.4. En `Q2`, la carga estática impuesta por $R_{\text{PU2}} = 1\,\text{k}\Omega$ puede rondar $12\,\text{mA}$. `QL` ve principalmente corriente transitoria de gate, **no** los $120\,\text{mA}$ que recorren $R_L$. Los candidatos para `QL` deben comprobarse con corriente de base disponible, $V_{CE(\text{sat})}$ en la condición relevante, temperatura y tiempos de almacenamiento. La corriente resistiva ideal para `QL` con $R_{G_DN} = 220\,\Omega$ es como máximo aproximadamente $12/220 = 54.5\,\text{mA}$; con $470\,\Omega$, $12/470 \approx 25.5\,\text{mA}$. Estas cotas ignoran caídas y parasitismos; **no son corrientes medidas**.
- **Qué resistencias cambian:** Con `BC337` o `2N2222A` en `QL`, conservar provisionalmente $R_{G_DN} = 220\,\Omega$; con `2N3904`, empezar por $220\,\Omega$ solo si el cálculo/margen demuestra aptitud; con `BC547` en `QL`, **no copiar los** $220\,\Omega$: empezar el estudio con $R_{G_DN} = 470\,\Omega$ o mayor y aprobar el valor final tras simulación y medición. $R_{\text{IN1}} = R_{\text{IN2}} = 2.2\,\text{k}\Omega$, $R_{\text{BH}} = 2.2\,\text{k}\Omega$, $R_{\text{PU2}} = 1\,\text{k}\Omega$, $R_{\text{BL}} = 1\,\text{k}\Omega$, $R_{G_UP} = 220\,\Omega$, $R_{\text{PUH}} = 10\,\text{k}\Omega$ y los resistores pull-down **no se cambian automáticamente** por la referencia NPN: se recalculan si cambian tensión de entrada, márgenes de saturación, forma de onda o topología. **No eliminar las resistencias de base.**
- **Qué capacitores cambian:** Ninguno por la simple sustitución NPN. $C_{\text{DEC}} = 100\,\text{nF}$ **cerámico** X7R, tensión nominal al menos $25\,\text{V}$, cerca del driver. $C_{\text{BULK}} = 10\,\mu\text{F}$ adicional es **opcional**; puede ser electrolítico de $\geq 25\,\text{V}$ **con polaridad correctamente verificada** o cerámico adecuado. No colocar un electrolítico como sustituto del $100\,\text{nF}$ ni añadir condensador gate–source por imitación de los modelos de simulación.
- **Qué alimentación cambia:** Ninguna por el tipo de NPN. $V_{\text{DRV}} = 12\,\text{V}$ regulada/protegida sigue como condición de diseño para garantizar un gate alto próximo a 10–12 V con ambos NMOS del proyecto; el MCU se alimenta independientemente por USB. Si se emplea batería y baja $V_{\text{DRV}}$, se mide el gate real y no se asegura idéntico resultado con `IRFZ44N`.
- **Fuentes técnicas de comparación (comprobar la pieza concreta):**
  - **BC337, onsemi:** `https://www.onsemi.com/download/data-sheet/pdf/bc337-fsc-d.pdf`
  - **BC547, onsemi:** `https://www.onsemi.com/pdf/datasheet/bc546-d.pdf`
  - **BC337, Central Semiconductor:** `https://www.mouser.com/datasheet/2/68/bc337_series-461367.pdf`
  - **Verificación pendiente:** La referencia exacta de fabricación de cada pieza y, especialmente, la disposición física de pines `C/B/E` de cada encapsulado.