IMT-221 — Circuitos Electrónicos III


Hito 3: Guía Única E1 → E4 — Parte 2: Instrumentación y Etapa E1 (NMOS Low-Side Resistivo)

Versión integrada 1.3 · 6 de noviembre de 2026 · Condicionado a firma de Puerta G1

---

2. Esquema Común e Instrumentación

2.1 Circuito E1 (Mantenido también como carga en E2)



Reglas de instrumentación física:

- **Revisar físicamente G/D/S y pestaña TO-220 antes de cablear.** Identificar qué tierra está conectada a protección; un osciloscopio de banco suele tener las masas de las sondas conectadas a tierra.
- **CH1:** punta gate, referencia source, mide V_{GS} en low-side. **CH2:** punta drain, referencia source, mide V_{DS}. **No conectar la pinza de tierra al drain ni al lado superior de la carga.**
- Medir la corriente mediante instrumento/método aprobado; un multímetro en modo amperímetro va **en serie**, no en paralelo. Registrar escala, atenuación, acoplamiento y límites.

2.2 Secuencia Universal Antes de una Energización (Todas las Etapas)

1. Dibujar circuito y comprobar continuidad con **todas las fuentes apagadas**.
2. Identificar componentes reales, pinout y límite de cada fuente, conductor y sonda.
3. Preparar LTspice: guardar esquema, modelo/fuente, tiempo de transitorio y log.
4. Verificar **señal de control aislada de la potencia** en osciloscopio (mínimo, máximo, frecuencia, duty y flancos).

5. Unir tierras **solo después** de revisar si hay conexión a tierra física y la topología.
6. Comprobar que el gate tiene estado OFF definido al desconectar señal, y que no se excede $V_{GS(\text{máx})}$.
7. Presentar la puerta G correspondiente al docente; anotar `autorizado / observado / bloqueado`, fecha y firma.
8. **Solo si autorizado:** limitar corriente de fuente, comenzar en estado OFF, avanzar por estados aprobados, medir, detener ante calor/corriente/tensión fuera de rango.
9. Apagar alimentación y descargar nodos antes de modificar cables. Guardar evidencia y discrepancias.

3. Etapa E1 — Interruptor NMOS Low-Side Resistivo

3.1 Predicción Matemática Mínima (Derivación Paso a Paso)

1. Estado ON Ideal ($R_{DS(\mathbf{on})} \to 0\,\Omega$, $V_{DS,\mathbf{ON}}^{\mathbf{ideal}} = 0\,\mathbf{V}$): Para el escenario de estudio $V_{\text{BUS}} = 12\,\text{V}$ y $R_L = 100\,\Omega$, aplicando la Ley de Tensiones de Kirchhoff (KVL) al lazo principal de potencia:

$$V_{\text{BUS}} - I_{D,\text{ON}}^{\text{ideal}} R_L - V_{DS,\text{ON}}^{\text{ideal}} = 0 \implies I_{D,\text{ON}}^{\text{ideal}} = \frac{V_{\text{BUS}}}{R_L} = \frac{12\,\text{V}}{100\,\Omega} = 0.12\,\text{A} = 120\,\text{mA}, \tag{1}$$

$$P_{RL,\text{ON}}^{\text{ideal}} = \left(I_{D,\text{ON}}^{\text{ideal}}\right)^2 R_L = (0.12\,\text{A})^2 \times 100\,\Omega = 0.0144\,\text{A}^2 \times 100\,\Omega = 1.44\,\text{W}. \tag{2}$$

2. Estado OFF Ideal y Régimen PWM ($f = 100\,\mathbf{Hz}$, duty $D = 0.50$): En OFF ideal, $I_D \approx 0\,\text{A}$ y $V_{DS} \approx 12\,\text{V}$; en ON ideal, $V_{DS} \approx 0\,\text{V}$. A $f = 100\,\text{Hz}$, el periodo es $T = \frac{1}{100\,\text{Hz}} = 10\,\text{ms}$, con $t_{\text{ON}} \approx t_{\text{OFF}} \approx 5\,\text{ms}$. La potencia **media ideal** de la carga es:

$$P_{RL,\text{med}}^{\text{ideal}} = \frac{1}{T}\int_0^T p_{RL}(t)\,dt = D \times P_{RL,\text{ON}}^{\text{ideal}} = 0.50 \times 1.44\,\text{W} = 0.72\,\text{W}. \tag{3}$$

La resistencia debe soportar también transitorios, temperatura y posibles estados ON continuos ($1.44\,\text{W}$); $1/4\,\mathbf{W}$ ($0.25\,\mathbf{W}$) **es inadecuada**.

3. Estado ON No Ideal (con $R_{DS(\mathbf{on})}$ aplicable a ese V_{GS} y temperatura):

$$I_D \approx \frac{V_{\text{BUS}}}{R_L + R_{DS(\text{on})}}, \qquad V_{DS,\text{on}} \approx I_D R_{DS(\text{on})}, \qquad P_{\text{MOS,cond}} \approx I_D^2 R_{DS(\text{on})}. \tag{4}$$

Para $R_{DS(\text{on})} = 25\,\text{m}\Omega = 0.025\,\Omega$ **hipotético y condicionado**:

$$I_D \approx \frac{12\,\text{V}}{100\,\Omega + 0.025\,\Omega} = \frac{12\,\text{V}}{100.025\,\Omega} \approx 0.119970\,\text{A} = 119.97\,\text{mA},$$
$$V_{DS,\text{on}} \approx 0.119970\,\text{A} \times 0.025\,\Omega \approx 0.002999\,\text{V} \approx 3.00\,\text{mV},$$
$$P_{\text{MOS,cond}} \approx (0.119970\,\text{A})^2 \times 0.025\,\Omega \approx 0.0003598\,\text{W} \approx 0.36\,\text{mW}.$$

No presentar $3\,\mathbf{mV}$ como lectura garantizada: puede quedar debajo de la incertidumbre de los instrumentos de aula. **IRLZ44N:** el fabricante Infineon especifica conducción a niveles lógicos (el sitio oficial declara $R_{DS(\text{on})}$ máx. a $4.5\,\text{V}$). **IRFZ44N:** el $R_{DS(\text{on})}$ máximo de $17.5\,\text{m}\Omega$ se publica a $V_{GS} = 10\,\text{V}$; con gate a $5\,\text{V}$ **puede conducir** esta carga, pero esa ficha no garantiza la misma resistencia. $V_{GS(\text{th})}$ tampoco significa transistor completamente encendido.

3.2 Señal de Control (Misma Frecuencia para Todos)

- **Generador principal:** $100\,\text{Hz}$, cuadrada, $50\,\%$. Para `IRLZ44N` buscar 0–$5\,\mathbf{V}$; para `IRFZ44N` buscar 0–$10\,\mathbf{V}$. Si se dispone de offset, señal de $10\,\text{V}_{\text{pp}}$ y $+5\,\text{V}$ offset es el objetivo matemático de $0/10\,\text{V}$, **sujeto a la escala y carga del equipo**. Medir siempre sin gate y luego con gate. Si un `SKMI SK3000` entrega señal bipolar $-5/+5\,\text{V}$ y no tiene offset, **no** se conecta como si fuera $0/10\,\text{V}$. Su folleto indica MAIN $50\,\Omega$ y no especifica offset ajustable en el modelo SK3000.
- **Arduino Uno $5\,\mathbf{V}$ (opcional):** Control experimental de $100\,\text{Hz}$, duty $50\,\%$, con R_G inicial $330\,\Omega$ sujeto a verificación de corriente GPIO y flancos, $R_{PD} = 100\,\text{k}\Omega$, tierra común revisada. Para `IRLZ44N` puede probarse con G1; para `IRFZ44N` es solo ensayo diagnóstico a $5\,\text{V}$. **ESP32 $3.3\,\mathbf{V}$ no es la ruta obligatoria** para MOSFET de E1. Si no se logra una señal adecuada, no se improvisa un LM741/LM358 de gate: se consulta al docente y se usa E2 como problema de diseño.

Código de demostración UNO (≈ 100 Hz, no PWM de periférico):

```
const byte PIN_GATE=9;
void setup(){ digitalWrite(PIN_GATE,LOW); pinMode(PIN_GATE,OUTPUT); }
void loop(){ digitalWrite(PIN_GATE,HIGH); delay(5); digitalWrite(PIN_GATE,LOW); delay(5); }
```

3.3 LTspice E1 — Procedimiento y 3.4 Construcción y Medición E1

1. **LTspice E1:** (1) Fuente DC `VBUS=12`, `RL=100`, NMOS y retorno a ground. (2) Control `PULSE(0 5 1m 1u 1u 5m 10m)` para 5 V o `PULSE(0 10 1m 1u 1u 5m 10m)` para 10 V; `RG=220` y `RPD=100k`. (3) Emplear macromodelo comercial si se verificó; si se usa `MDEMO`, marcarlo **modelo ficticio**, no `IRLZ44N/IRFZ44N` (no duplicar capacitancias ficticias en macromodelo real). (4) Ejecutar `.tran 0 31m 0 1u`; graficar `V(ctrl)`, `V(gate)`, `V(drain)`, `I(RL)` a iguales escalas. (5) Registrar retardo entre V_{GS} y V_{DS} y estimar $p_D(t) = V_{DS} I_D$.
2. **Construcción y medición E1: Paso 1:** verificar físicamente R_L, MOSFET, fuente y conectores; montar low-side **sin tensión**. **Paso 2:** comprobar generador solo, luego control gate con bus apagado. **Paso 3:** solicitar G1. **Paso 4:** autorizado, verificar primero OFF y luego ON con corriente limitada; después señal 100 Hz. **Paso 5:** registrar $V_{GS(\text{ON/OFF})}$, $V_{DS(\text{ON/OFF})}$, $I_{D(\text{ON})}$, frecuencia, duty y temperatura. **Paso 6:** confrontar con cálculo y LTspice.

Estado (Tabla de Referencia E1 — Ideal, NO Experimental)	V_{GS} **Ideal**	V_{DS} **Ideal**	I_D **Ideal**	P_{RL} **Instantánea Ideal**
OFF	0 V	12 V	0 A	0 W
ON, `IRLZ44N`	5 V	≈ 0 V	≈ 120 mA	≈ 1.44 W
ON, `IRFZ44N`	10 V	≈ 0 V	≈ 120 mA	≈ 1.44 W