G2 — Puerta Técnica y de Seguridad para Etapa BJT Buffer (Sin Energización)[cite: 30]

Prohibición Absoluta: Está prohibido conectar pines GPIO directos, LM358 o LM741 a la etapa de potencia sin la validación documental estricta de sus rangos de corriente transitoria. **No modifique circuitos con energía viva**[cite: 30].

Grupo: _____ **Fecha:** _____ **Estado G1 (Previa):** ☐ Aprobado ☐ Pendiente[cite: 30]

1. Verificación Documental (Auditoría Técnica)[cite: 30]

Requisito a Verificar	Estado	Evidencia o Datasheet Observado	Bloqueo
E1 Documentado: Circuito, Fuente, Gate, G1 Aprobada[cite: 30]	SÍ/NO		Detener G2[cite: 30]
MOSFET Comercial y sus Condiciones V_{GS} validadas[cite: 30]	SÍ/NO		No ensayar[cite: 30]
BJT NPN/PNP (Ej. TIP31/32, 2N2222/2907). V_{CEO}, I_C, SOA[cite: 30]	SÍ/NO		No ensayar[cite: 30]
Interfaz MCU Comprobada: Limitación GPIO vs Driver 12V[cite: 30]	SÍ/NO	El nivel de Mando 5V NO se convierte a 12V solo[cite: 30].	Falla control[cite: 30]
Cálculo de Q_g/I_G, resistencias base/gate y Sourcing/Sinking[cite: 30]	SÍ/NO		Falla diseño[cite: 30]
Simulación LTspice con modelos y `.logs` trazables[cite: 30]	SÍ/NO	NO confundir con validación de Hardware[cite: 30].	Falla teórica[cite: 30]
Procedimiento de medición en Frio y Tierras Aisladas[cite: 30]	SÍ/NO		Riesgo Corto[cite: 30]

2. Plan de Medición Estricto (NO EJECUTAR SIN FIRMA)[cite: 30]

1. Revisar driver BJT con alimentación limitada y **sin MOSFET/carga**[cite: 30]. Comprobar niveles de salida y consumo estático[cite: 30].
2. Conectar transistor de potencia pero mantener el **BUS APAGADO** ($V_{bus} = 0\,\text{V}$). Medir V_{GS} y asegurar que apaga a cero[cite: 30].
3. **Solo si G2 está firmado:** Energizar bus principal. Registrar V_{GS}, V_{DS}, I_D y transitorios. Mantener las mismas escalas que en E1[cite: 30].

Resolución Administrativa de Puerta G2[cite: 30]

Estado G2: ☐ Sin Revisar ☐ En Revisión ☐ Documentación Suficiente ☐ **AUTORIZADO EXPRESAMENTE**[cite: 30]

Firma Autoridad Responsable: _____ **Fecha / Hora:** _____