
Prueba LTspice Previa Obligatoria [cite: 7]

ESTADO TÉCNICO: El netlist propuesto en este documento contiene parámetros didácticos y explícitamente genéricos[cite: 7]. Es obligatoria la validación ejecutando los pasos en la versión local de LTspice antes de distribuir a los estudiantes[cite: 7]. **NO conectar este montaje como circuito de hardware físico; la fuente ideal no representa un pin MCU ni un driver BJT real[cite: 7].**

1. Esquema Conceptual del Ensayo[cite: 7]

Simulación para analizar cómo la resistencia serie R_G (excitación idealizada) afecta el tiempo de conmutación[cite: 7].



2. Netlist de Simulación (`w12s01_low_side_gate_RG.cir`)[cite: 7]

```
* W12S01 MOSFET low-side hipotetico
.param RG=100
VBUS bus 0 12
RLOAD bus drain 4
VCTRL cmd 0 PULSE(0 10 5u 50n 50n 150u 300u)
RGATE cmd gate {RG}
M1 drain gate 0 0 NM_SIM L=1u W=1u
CGS gate 0 2n
CGD gate drain 0.4n
.model NM_SIM NMOS (LEVEL=1 VTO=2 KP=2 LAMBDA=0.01)
.step param RG list 100 10k
.tran 0 600u 0 20n
.end
```

3. Tabla de Medición / Observación (Block D)[cite: 7]

Registrar predicción antes de simular. $R_G \uparrow \Longrightarrow$ *corriente limitada* $\Longrightarrow$ *transición de drain dura más*[cite: 7].

Condición	Pred. V_{GS}	V_{GS} obs.	Trans. V_{DS}	I_D	Potencia	Límite evid.
RG=100Ω[cite: 7]						
RG=10kΩ[cite: 7]						

Evidencia de Trazas LTspice (V5) [cite: 7]

[CAPTURA PENDIENTE][cite: 7]

No fabricar trazas de respaldo. De no ejecutarse en clase, registrar "no ejecutado"[cite: 7].