
1. Arquitectura PFI y Mapeo EC3 / Hito 3[cite: 7]

Las rutas a continuación son diagramas funcionales, **no** la conexión física literal ni el orden único de los componentes[cite: 7].



2. Riesgos Críticos: Buffer BJT y Topologías[cite: 7]

- **Buffer BJT:** Un driver BJT sirve como etapa de sourcing/sinking para aislar el microcontrolador y entregar la corriente I_g requerida, pero esto aplica **si y solo si** se valida su saturación, niveles y I_c[cite: 7]. No afirmar que cualquier BJT evita el shoot-through o excita un gate directamente[cite: 7].
- **High-Side Source Móvil:** En una topología high-side, el Source no está conectado a ground, es móvil[cite: 7]. Exige topologías de referencia específicas (ej. Bootstrap); una tensión $V_G = 10\,\text{V}$ no implica $V_{GS} = 10\,\text{V}$[cite: 7].
- **Limitaciones del Switch Aislado:** Una simulación con un NMOS resistivo aislado **no** valida cargas inductivas (flyback), dead-time, ni demuestra protección frente a shoot-through en un puente H completo[cite: 7].

3. Matriz de Evidencias (EC3 vs Hito 3)[cite: 7]

- **Simulación single low-side:** Muestra el comportamiento del modelo y R_G, **pero no demuestra** drivers BJT o puente H validados[cite: 7].
- **PCB y mediciones futuras:** La placa física y la medición de voltajes, tiempos y temperatura (Hito 3) documentan construcción, pero un cálculo de $R_{DS(on)}$ simulado no prueba seguridad de hardware[cite: 7].