W12S01 — Solucionario Docente Unificado

IMT-221 · Circuitos Electrónicos III · Uso Exclusivo del Docente[cite: 11]

Configuración Única Auditada

$V_{bus} = 12\,\text{V}$; $R_{LOAD} = 10\,\Omega$; $R_G = \{220, 22\}\,\Omega$; $R_{PD} = 100\,\text{k}\Omega$; V_{CTRL} = `PULSE(0 10 1m 5u 5u 2m 4m)`; `.tran 0 8m 0 1u`; modelo `MDEMO` y capacitancias $C_{GS} = 10\,\text{nF}$, $C_{GD} = 2\,\text{nF}$[cite: 11]. Los valores del modelo y las capacitancias son **hipotéticos**; ni el modelo ni las curvas representan dispositivos reales de fabricante[cite: 11].

1. Lista de Verificación Previa a Revisar la Gráfica

Antes de calificar las trazas del estudiante, comprobar en el esquemático[cite: 11]:

- ☐ `vbus` $= +12\,\text{V}$ y resistencia de carga de $10\,\Omega$ conectada entre `vbus` y `drain`[cite: 11].
- ☐ Transistor `M1`: drenador → `drain`, gate → `gate`, source y bulk → GND[cite: 11].
- ☐ Resistencia R_G entre `ctrl` y `gate` con valor paramétrico `{RG}`; $R_{PD} = 100\,\text{k}\Omega$ entre `gate` y GND[cite: 11].
- ☐ Capacitores explícitos: $C_{GS} = 10\,\text{nF}$ entre `gate` y GND; $C_{GD} = 2\,\text{nF}$ entre `gate` y `drain`[cite: 11].
- ☐ Fuente `VCTRL` de $0 \rightarrow 10\,\text{V}$ con tiempos de subida y bajada de $5\,\mu\text{s}$[cite: 11].
- ☐ Directiva `.step param RG list 220 22` activa y modelo `MDEMO` declarado (no un MOSFET indefinido)[cite: 11].

2. Cálculos Previos de Referencia (Desarrollo Explícito Paso a Paso)

*Nota crítica: Estos cálculos proporcionan escalas físicas orientativas y **NO** son los resultados numéricos directos de LTspice[cite: 11].*

2.1 Corriente y Potencia Máxima en la Carga (Interruptor ON Ideal)

Aplicando la Ley de Tensiones de Kirchhoff (LTK) en la malla de potencia cuando el MOSFET actúa como un interruptor cerrado ideal ($V_{DS(\text{on}),\text{ideal}} \rightarrow 0\,\text{V}$)[cite: 11]:

$$V_{bus} = I_{load} R_{LOAD} + V_{DS(\text{on})} \xrightarrow{V_{DS(\text{on})} \rightarrow 0} I_{load,\text{ideal}} = \frac{V_{bus}}{R_{LOAD}} = \frac{12\,\text{V}}{10\,\Omega} = 1.2\,\text{A}[\text{cite: 11}] \quad (1)$$

La potencia disipada **en la resistencia de carga** (no en el MOSFET) bajo esta condición límite ideal es[cite: 11]:

$$P_{load,\text{ideal}} = I^2_{load,\text{ideal}} \cdot R_{LOAD} = \frac{V^2_{bus}}{R_{LOAD}} = \frac{(12\,\text{V})^2}{10\,\Omega} = \frac{144\,\text{V}^2}{10\,\Omega} = 14.4\,\text{W}[\text{cite: 11}] \quad (2)$$

2.2 Escala de Tiempo RC Simplificada (Despreciando Dinámica de Drain / Efecto Miller)

Si se aproxima la carga de compuerta tratando a C_{GS} y C_{GD} como si estuvieran en paralelo estático hacia masa (sin considerar que el nodo `drain` se mueve durante la transición)[cite: 11]:

$$C_{\text{equiv,aprox}} = C_{GS} + C_{GD} = 10\,\text{nF} + 2\,\text{nF} = 12\,\text{nF} = 12 \times 10^{-9}\,\text{F}[\text{cite: 11}] \quad (3)$$

Calculando explícitamente la constante de tiempo $\tau = R_G \cdot C_{\text{equiv,aprox}}$ para ambos valores del parámetro R_G[cite: 11]:

$$\tau_{220} = R_{G,\text{lenta}} \cdot C_{\text{equiv,aprox}} = (220\,\Omega) \cdot (12 \times 10^{-9}\,\text{F}) = 2640 \times 10^{-9}\,\text{s} = 2.64\,\mu\text{s}\text{[cite: 11]} \quad (4)$$

$$\tau_{22} = R_{G,\text{rápida}} \cdot C_{\text{equiv,aprox}} = (22\,\Omega) \cdot (12 \times 10^{-9}\,\text{F}) = 264 \times 10^{-9}\,\text{s} = 0.264\,\mu\text{s}\text{[cite: 11]} \quad (5)$$

Por qué τ_{220} y τ_{22} no son los tiempos de conmutación reales ni simulados:

1. El pulso de entrada `VCTRL` no es un escalón ideal; ya emplea una rampa de **5** μs **por flanco**[cite: 11].
2. El capacitor C_{GD} conecta la compuerta con un nodo `drain` móvil, haciendo que la capacitancia aparente de entrada varíe dinámicamente (efecto Miller)[cite: 11].

2.3 Corriente Transitoria en la Resistencia de Gate

Aplicando la Ley de Ohm instantánea sobre la resistencia R_G y la LCK en el nodo `gate` (despreciando la pequeña corriente en $R_{PD} = 100\,\text{k}\Omega$ frente a R_G)[cite: 11]:

$$i_{RG}(t) = \frac{V_{ctrl}(t) - V_{gate}(t)}{R_G} \approx C_{GS}\frac{dV_{gate}(t)}{dt} + C_{GD}\frac{d\left[V_{gate}(t) - V_{drain}(t)\right]}{dt}\text{[cite: 11]} \quad (6)$$

No se debe asumir permanentemente que $i_{RG} = \frac{10\,\text{V}}{R_G}$, porque $V_{gate}(t)$ cambia continuamente durante toda la transición[cite: 11].

3. Qué Mirar en Cada Traza y Criterios de Comparación

Traza[cite: 11]	**Interpretación Esperada**[cite: 11]	**Señal de Error de Montaje**[cite: 11]
`V(ctrl)`[cite: 11]	Debe coincidir exactamente en los dos pasos de R_G[cite: 11].	Pulso o directiva `.step` configurados incorrectamente[cite: 11].
`V(gate)` $= V_{GS}$[cite: 11]	$R_G = 220\,\Omega$ suele dar respuesta más lenta que $R_G = 22\,\Omega$[cite: 11].	Gate flotante, resistor mal puesto o pulso de $5\,\mu$s dominante[cite: 11].
`V(drain)` $= V_{DS}$[cite: 11]	$\approx 12\,\text{V}$ en OFF; cae al pasar a ON (el valor ON no es necesariamente $0\,\text{V}$ exacto)[cite: 11].	Conexión incorrecta o V_{GS} insuficiente[cite: 11].
`Id(M1)`[cite: 11]	Corriente positiva de D $\rightarrow$ S durante ON (revisar signo)[cite: 11].	Source o body/bulk mal conectado[cite: 11].
`V(drain)*Id(M1)`[cite: 11]	Potencia instantánea disipada en el modelo M1; solapamiento relevante en transiciones[cite: 11].	No confundir con la potencia disipada en la carga (R_{LOAD})[cite: 11].

Umbrales y ventanas de comparación: Aplicar el mismo criterio 10–90 % de la excursión de tensión sobre el mismo tipo de flanco, con ejes idénticos, distinguiéndolo del flanco de $5\,\mu$s de `V(ctrl)`[cite: 11]. Los intervalos útiles están en la subida de **1** ms, la bajada de **3.005** ms y la siguiente subida de **5** ms[cite: 11].

4. Criterios de Evaluación: Resultados Aceptables vs. No Aceptables

Respuestas Aceptables (Correctas)[cite: 11]	**Respuestas No Aceptables (Incorrectas)**[cite: 11]
▪ Señalar que $220\,\Omega$ limita en general la corriente de gate y puede prolongar los flancos, justificando cómo afecta al solapamiento de V_{DS} e I_D[cite: 11]. ▪ Indicar que la diferencia observable es pequeña o moderada porque el flanco del pulso de entrada ($5\,\mu$s) domina sobre $\tau_{22} = 0.264\,\mu$s y compite con $\tau_{220} = 2.64\,\mu$s, siempre que las curvas lo avalen[cite: 11].	▪ Afirmar que el flanco dura exactamente $2.64\,\mu$s o $0.264\,\mu$s (son solo constantes RC simplificadas)[cite: 11]. ▪ Asignar $14.4\,$W como pérdida del MOSFET (esa cifra es la potencia ideal de la carga resistiva de $10\,\Omega$)[cite: 11]. ▪ Concluir que un driver real de MCU/BJT es seguro basándose en una fuente ideal de $10\,$V[cite: 11]. ▪ Reutilizar la clave numérica del circuito retirado ($R_{LOAD} = 4\,\Omega$, $R_G = 100\,\Omega/10\,\text{k}\Omega$)[cite: 11].

5. Análisis Riguroso de la Potencia de Transición


La potencia instantánea disipada en el MOSFET y la energía perdida durante una transición en el intervalo $[t_1, t_2]$ se expresan como[cite: 11]:

$$p_D(t) = v_{DS}(t) i_D(t), \qquad E_{sw} = \int_{t_1}^{t_2} p_D(t)\,dt = \int_{t_1}^{t_2} v_{DS}(t) i_D(t)\,dt \text{[cite: 11]} \tag{7}$$

Sustituyendo la relación de nodos $i_D(t) = I(\text{RLOAD}) + i_{CGD}(t)$, se obtiene el error cometido si el estudiante utiliza `I(RLOAD)` en lugar de `Id(M1)`[cite: 11]:

$$p_D(t) = V(\text{drain}) \cdot \left[I(\text{RLOAD}) + C_{GD} \frac{d\,(V(\text{gate}) - V(\text{drain}))}{dt} \right] \neq V(\text{drain}) \cdot I(\text{RLOAD}) \text{[cite: 11]} \tag{8}$$

Por tanto, `V(drain)*I(RLOAD)` **no es la potencia exacta de M1 durante los transitorios** cuando circula corriente desplazada por C_{GD}[cite: 11]. Asimismo, la altura del pico de potencia no equivale por sí sola a la energía E_{sw} (que depende del área bajo la curva en una ventana bien definida), y debe diferenciarse la pérdida en régimen ON de la pérdida de transición[cite: 11].



6. Diagnóstico Rápido Docente

- **Gate plana a 0 V:** fuente `PULSE` inactiva, cable abierto, R_G mal conectada o corto a tierra[cite: 11].

- **Drain plana a 12 V:** el transistor no enciende (revisar gate, modelo `MDEMO`, conexiones o control)[cite: 11].
- **Curva inversa o corriente negativa:** revisar signo de `Id(M1)` y orientación de source/body[cite: 11].
- **Dos curvas aparentemente iguales:** comprobar directiva `.step`, llaves `{RG}`, efecto dominante de la fuente de $5\,\mu$s y escala horizontal (hacer zoom a μs)[cite: 11].
- **No converge:** comprobar conexión del terminal bulk, sintaxis de `.model MDEMO`, directivas y nodos flotantes; guardar archivo `.log`[cite: 11].
- **Potencia de carga muy alta (14.4 W):** distinguir disipación en $R_{LOAD} = 10\,\Omega$ de la disipación en el MOSFET; no tomar como especificación física de laboratorio[cite: 11].

7. Preguntas de Defensa Individual (Con Clave)

1. **¿Cuál es el único parámetro cambiado entre las dos corridas?** `RG` ($220\,\Omega$ vs. $22\,\Omega$)[cite: 11].
2. **¿Qué nodos unen C_{GS} y C_{GD}? `gate`–`source` (GND) y `gate`–`drain`**, respectivamente[cite: 11].
3. **¿Por qué puede cambiar el tiempo de transición aunque V_{ctrl} final sea idéntico (10 V)?** Por la **carga de compuerta y la limitación de corriente dinámica** a través de R_G[cite: 11].
4. **¿Por qué la corriente de carga en estado ON debería ser similar a largo plazo en ambos casos?** Porque comparten **la misma fuente de bus, la misma carga y el mismo V_{GS} final estacionario**; R_G afecta principalmente al transitorio[cite: 11].
5. **¿Qué significa la cifra 1.2 A?** Es el **máximo ideal aproximado de corriente en la carga** (asumiendo $V_{DS(\text{on})} \approx 0\,\text{V}$), no una medición real ni un límite seguro del transistor[cite: 11].
6. **¿Qué hace falta para diseñar un driver BJT real? Datos reales de la carga y del MOSFET, Q_g real de hoja de datos, tensión/corriente disponible del driver, cálculo de disipación, protecciones y validación experimental**[cite: 11].

8. Rúbrica Formativa Opcional (20 Puntos) y Estado de Validación

Criterio de Evaluación[cite: 11]	**Puntos**[cite: 11]
Conectividad del esquema (incluyendo C_{GS}, C_{GD}, bulk) y modelo `MDEMO` correctos[cite: 11]	5[cite: 11]
Dos escenarios de R_G ($220\,\Omega$ y $22\,\Omega$) comparables en igual escala y ventana temporal[cite: 11]	4[cite: 11]
Interpretación física y causal de V_{GS}, V_{DS} e I_D[cite: 11]	5[cite: 11]
Distinción clara entre potencia de la carga (R_{LOAD}) y potencia del MOSFET (p_D)[cite: 11]	3[cite: 11]
Reconocimiento de limitaciones del modelo idealizado y razonamiento independiente[cite: 11]	3[cite: 11]
Total Formativo[cite: 11]	**20**[cite: 11]

Estado de Validación del Paquete

Los parámetros han sido auditados y unificados entre los archivos del paquete[cite: 11]. **LTspice aún no ha sido ejecutado** en este entorno, por lo que los resultados numéricos de la simulación permanecen pendientes[cite: 11]. El docente debe ejecutar la simulación y guardar el archivo `.log` y las trazas antes de declarar la simulación como empíricamente verificada[cite: 11].