Protocolo de Simulación LTSpice y Verificación para Gate A (Hito 2)

Alcance de la Simulación en Gate A

La simulación en LTSpice es una compuerta previa al montaje físico, **no un reemplazo del hardware**. Un macromodelo genérico o ideal no reproduce por sí solo el CMRR físico real, el mismatch de tolerancias resistivas, el offset ni los límites exactos de salida del chip físico. Todo resultado debe etiquetarse como `SIMULATED`.

1. Protocolo de Ensayos Mínimos en LTSpice

1. **Test A — Modo Diferencial:** Defina V_{cm} y V_d dentro del rango de su proyecto. Configure las fuentes de entrada como:

$$V_1 = V_{cm} - \frac{V_d}{2}, \qquad V_2 = V_{cm} + \frac{V_d}{2} \implies A_{d,\text{sim}} = \frac{V_{o,\text{sim}}}{V_d} \tag{1}$$

   Verifique polaridad, operación en zona lineal y concordancia numérica con $A_{d,\text{nom}}$ calculada con resistores reales.

2. **Test B — Modo Común:** Conecte ambas entradas al mismo potencial común ($V_1 = V_2 = V_{cm} \implies V_d = 0$):

$$A_{c,\text{sim}} = \frac{V_{o,cm,\text{sim}}}{V_{cm}} \quad (V_{cm} \neq 0) \tag{2}$$

   Advertencia: Si emplea resistores perfectamente iguales y un Op-Amp ideal en SPICE, obtendrá $V_{o,cm,\text{sim}} \approx 0$; no interprete ese cero matemático como prueba de CMRR infinito en su circuito físico.

3. **Test C — Verificación de Headroom (Rango Extremo):** Evalúe las entradas máximas de diseño ($V_{d,\text{máx}}$ y $V_{cm,\text{máx}}$) usando el voltaje de alimentación real previsto ($V_{+,eff}, V_{-,eff}$) para descartar recorte (*clipping*).

2. Matriz de Evidencia de Simulación del Grupo

Ensayo SPICE	**Entradas** (V_1, V_2)	**Salida** V_o (`SIMULATED`)	**Métrica** (A_d / A_c)	**Comparación con Análisis e Interpretación**
Test A: Diferencial				
Test B: Modo Común				
Test C: Headroom				

3. Anexo Obligatorio: Verificación Docente de Simulación para Gate A

Aprobar esta sección es condición necesaria pero no suficiente para declarar `READY` en Gate A.

Grupo: _____ **Macromodelo / Dispositivo en SPICE:** _____

Dictamen de Simulación: ☐ **Prueba Validada** ☐ **Bloqueo Técnico Identificado:** _____

Verificación Docente: _____

Criterio de Cotejo de Simulación	**Cumple**	**No Cumple**	**Observación / Corrección Requerida**
1. El esquemático simulado corresponde exactamente al diseño propuesto	☐	☐	
2. Las fuentes de entrada (V_1, V_2) y el nodo de referencia están documentados	☐	☐	
3. La ganancia diferencial simulada $(A_{d,\mathrm{sim}})$ se comparó numéricamente con el análisis	☐	☐	
4. El ensayo en modo común fue simulado e interpretado sin sobreinterpretar el modelo ideal	☐	☐	
5. La salida opera sin saturación inesperada bajo las entradas extremas de diseño	☐	☐	
6. El tipo de macromodelo (ideal, genérico o fabricante) está explícitamente declarado	☐	☐	
7. Los rieles de alimentación simulados son compatibles con el datasheet del IC real	☐	☐	