Refuerzo Comparativo A/B/AB y Aplicación Práctica de MOSFET

IMT-221 Circuitos Electrónicos III — Semana 11, Sesión 2

M.Sc. Ing. Bernardo Quiroga Turdera

Universidad Católica Boliviana “San Pablo” — Sede Tarija

Semana 11

Diagnóstico Individual (Sin Apuntes ni IA)

Evaluación de Familiaridad vs. Comprensión

Responda brevemente (1-2 min por pregunta):

1. ¿Qué produce la distorsión de cruce en un push-pull clase B idealizado? ¿Dónde de la onda se ve?
2. Si $V_G = 12\,\text{V}$ y $V_S = 9\,\text{V}$ respecto de tierra, ¿cuánto es V_{GS}? ¿Qué voltaje controla el canal?
3. ¿Por qué $V_{GS(th)} = 2\,\text{V}$ no garantiza que con $V_G = 3.3\,\text{V}$ el MOSFET tenga bajas pérdidas?

Clases A, B y AB: Conducción y Compromiso

- **Clase A:** Conduce 360° alrededor del punto Q. Corriente de reposo y disipación apreciables.
- **Clase B:** Push-pull complementario. Conducción $\sim 180^\circ$ por dispositivo. Baja corriente de reposo. Genera *crossover distortion* cerca de entrada cero.
- **Clase AB:** Bases prepolarizadas para solapar conducción $> 180^\circ$. Reduce notch, introduce corriente de reposo y exige estabilidad térmica.


Desarrollo de Potencia

$$P_{\text{avg}} = \frac{1}{T}\int_{t_0}^{t_0+T} v(t)i(t)\,dt \quad \Longrightarrow \quad P_{\text{load}} = \frac{1}{T}\int \frac{v_o^2(t)}{R_L}\,dt$$


$$P_{\text{in}} = -\langle V(+)I(VPOS) + V(-)I(VNEG)\rangle$$

Topologías Push-Pull B y AB (LTspice)

Clase B (Sin Bias)



Clase AB (Con Bias Hipotético)



Plan de Simulación y Advertencias (LTspice)

Mediciones extraídas mediante `.meas`:

- `VOUT_PP`, `PLOAD`, `PIN`, `EFF`, `IQPOS`, `IQNEG`.

Limitaciones del Modelo Idealizado

- Modelo universal genérico `.model` no implica un transistor comercial real.
- Las fuentes de bias ideales no son una red térmicamente compensada.
- La medida `PIN` evaluada solo en los rieles $\pm 12\,\mathrm{V}$ **no** incluye la energía que intercambian las fuentes de bias ideales. Por tanto, `EFF` no debe presentarse como eficiencia física global certificada.

MOSFET Aplicado: Requisitos y Primer Orden

Modelo Low-Side NMOS Hipotético: Alimentación DC $\rightarrow$ Carga $\rightarrow$ Drenador; Surtidor a GND.

$$V_{GS} = V_G - V_S$$
$$V_{DS(on)} \approx I_D R_{DS(on)}$$
$$i_G = \frac{dq_G}{dt}$$

Pérdida en conducción DC:


$$\boxed{P_{\text{cond}} \approx I_D^2 R_{DS(on)}}$$

Pérdida resistiva media en PWM:

$$\boxed{P_{\text{cond,avg}} \approx D I_{\text{ON}}^2 R_{DS(on)}}$$

(*Solo para I_{ON} constante y gate drive suficiente*).

Mapa de Integración EC3–Hito 3–PFI



Distinción de Evidencias y Estados

Estado	Componente	Descripción
OFICIAL	EC3	Gate drivers BJT, puente H MOSFET, minimizar shoot-through.
OFICIAL	Hito 3	Placa física puente H; análisis de disipación documentado con Python.
PROPUESTO	Secuencia	Plantilla de informe, arquitectura de laboratorio, candidato MOSFET.
PENDIENTE	Confirmaciones	Alimentación, carga, instrumental, BOM, reglas de seguridad.

Simulación $\neq$ validación física. Un buen cálculo de $R_{DS(on)}$ no demuestra seguridad del puente H.

Ticket de Salida

1. Explique dónde ocurre el crossover notch y qué cambia en la topología AB.
2. Para $V_G = 8\,\text{V}$ y $V_S = 6\,\text{V}$, calcule V_{GS} e indique si esto basta para garantizar ON de baja pérdida.
3. Para $I_D = 2\,\text{A}$, $R_{DS(on)} = 50\,\text{m}\Omega$ (bajo condiciones pertinentes), calcule P_{cond} en estado ON.
4. Indique dos requisitos aún faltantes para dimensionar un driver o elegir un MOSFET para el Hito 3.