
Análisis de Riesgo: El Componente Candidato IRF4905 (PMOS)[cite: 21]

Objetivo: Demostrar por qué el componente aportado no puede usarse directamente con pines lógicos de 5 V en una arquitectura High-Side[cite: 21]. Este circuito NO está autorizado para ensamble, es puro análisis lógico previo para E4[cite: 21].

El Problema de Adaptación de Niveles Lógicos en PMOS[cite: 21]

En una configuración High-Side con un transistor de canal P (PMOS), el Source se conecta típicamente al riel positivo de alimentación principal (+12 V)[cite: 21]. El PMOS se enciende cuando su Gate es más negativo que su Source, es decir, cuando $\mathbf{V_{GS} < V_{GS(th)}}$ (un valor fuertemente negativo)[cite: 21].



Análisis de Estados Lógicos (Falla Crítica de Apagado):

1. **Intento de OFF (Apagar el Transistor)[cite: 21]:**
   Usted envía un '1' lógico (+5 V) desde su microcontrolador hacia el Gate ($V_G = 5$ V absolutos respecto a tierra)[cite: 21]. Dado que el Source está amarrado al bus principal de +12 V ($V_S = 12$ V):

   $$V_{GS} = V_G - V_S = 5\,\text{V} - 12\,\text{V} = -\mathbf{7}\,\text{V} \quad \text{[cite: 21]}$$

   Con $V_{GS} = -7$ V, el PMOS **seguirá fuertemente ENCENDIDO**. ¡Un GPIO directo de $0 - 5$ V no puede apagar un PMOS referenciado a 12 V![cite: 21]

2. **Conclusión de Diseño (Puerta E4):** Para apagarlo (Lograr $V_{GS} \approx 0$ V), el controlador del Gate tendría que empujar el voltaje de compuerta hasta los +12 V completos[cite: 21]. Se hace mandatorio diseñar un circuito *Level Shifter* y un Driver (Ej. BJT o Bootstrap) antes de poder operar un PMOS o NMOS en configuración High-Side de forma segura[cite: 21].