
Guía de LTspice: Preparación E1 con Candidato IRLZ44N[cite: 25]

Niveles de Evidencia: (1) Diseño Físico (Sin G1 aún). (2) Simulación Ficticia `MDEMO_E1` (Para estudiar R_G). (3) Simulación de IRLZ44N (Solo lícita si se obtiene modelo oficial verificado). ¡No calibre a ciegas un NMOS ficticio![cite: 25]

1. Conexiones de la Simulación E1 (Didáctica)[cite: 25]



2. Código Netlist y Directivas[cite: 25]

Inserte este texto exacto usando la directiva `S` en LTspice[cite: 25]:

```
.param RG=47[cite: 25]
V1 bus 0 12[cite: 25]
RLOAD bus drain 100[cite: 25]
VPULSE ctrl 0 PULSE(0 5 1m 1u 1u 2m 4m)[cite: 25]
RGATE ctrl gate {RG}[cite: 25]
RPD gate 0 100k[cite: 25]
M1 drain gate 0 0 MDEMO_E1[cite: 25]
CGS_EXT gate 0 10n[cite: 25]
CGD_EXT gate drain 2n[cite: 25]
.model MDEMO_E1 NMOS (LEVEL=1 VTO=2 KP=4 LAMBDA=0.01 RD=0.02 RS=0.02)[cite: 25]
.step param RG list 47 220[cite: 25]
.tran 0 8m 0 0.1u[cite: 25]
```

Procedimiento: Ejecute (Run). Trace `V(ctrl)`, `V(gate)`, `V(drain)`. Grafique `I(RLOAD)`[cite: 25]. Para la potencia instantánea p_D, multiplique V_{DS} por corriente verificada $D \rightarrow S$[cite: 25]. **Si logra conseguir el modelo oficial IRLZ44N:** Deberá retirar `CGS_EXT` y `CGD_EXT` para no falsear los tiempos, usar `X` o `M` según sea `.SUBCKT` o `.MODEL`, respetando el orden de pines del fabricante[cite: 25].