Hito 3 · E1 — Guía Autónoma de Diseño Low-Side (ESTUDIANTES)[cite: 21]

Inicio 23 de octubre 2026. **ADVERTENCIA:** Etapa preparatoria **NO autorizada** para conexión física. Se requiere comandar una carga resistiva didáctica de $100\,\Omega$ con fuente de $12\,\text{V}$ DC, utilizando NMOS Low-Side y señal ideal de $0\,\text{V}$ a $5\,\text{V}$[cite: 21]. No use la topología de la clase pasada ($10\,\Omega/10\,\text{V}$)[cite: 21].

A. Del Problema al Diagrama y Cálculo Analítico[cite: 21]

1. **Topología:** Dibuje la fuente de $12\,\text{V}$, resistencia $100\,\Omega$, $D/S/G/B$, R_G, R_{PD} y retornos[cite: 21]. ¿Por dónde conduce el *Body Diode* y por qué no debe conducir nominalmente en Low-Side?[cite: 21] _____

2. **Cálculo Ideal ON y OFF:** Calcule la corriente máxima ideal ON (asumiendo MOSFET ideal). Calcule la potencia P_{load}. ¿Sirve una resistencia de $0.25\,\text{W}$? (Pista: Analice margen térmico)[cite: 21]. _____

3. **Estado Real ON ($R_{DS(on)}$):** Si $R_{DS(on)}$ es conocido, escriba la LVK: $I_{ON} = \frac{V_{bus}}{R_L + R_{DS(on)}}$[cite: 21]. Defina $P_{MOS,cond}$ y P_L. Explique por qué es crítico no confundir ambas magnitudes[cite: 21]. _

4. **Pregunta Inédita de Diagnóstico:** Si debido a la carga el Source se eleva a $1.5\,\text{V}$ y el Gate permanece en $5\,\text{V}$ absolutos, ¿qué V_{GS} tiene el NMOS? ¿Sería lícito utilizar el $R_{DS(on)}$ especificado a $V_{GS} = 10\,\text{V}$ para calcular las pérdidas en este caso?[cite: 21] _____

B. Selección de Datasheet: Auditoría Comercial[cite: 21]

Se propusieron dos componentes comerciales anunciados localmente: **IRFZ44N** y **IRF4905**[cite: 21]. Descargue la hoja de datos original (Infineon/International Rectifier) y responda:

- El **IRFZ44N** es NMOS. Su ficha declara $R_{DS(on)} = 17.5\,\text{m}\Omega$ a $V_{GS} = 10\,\text{V}$[cite: 21]. ¿Existe una garantía del fabricante para $V_{GS} = 5\,\text{V}$ en la tabla principal? ¿Qué concluye para su circuito lógico?[cite: 21] _____
- El **IRF4905** es PMOS. ¿Puede usarse directamente para reemplazar el Low-Side NMOS de E1?[cite: 21] _____

C. LTspice E1 (Condiciones Estrictas)[cite: 21]

Utilice EXCLUSIVAMENTE estos parámetros: $V_{bus} = 12\,\text{V}$, $R_L = 100\,\Omega$, $R_G = \{47, 220\}\,\Omega$, $R_{PD} = 100\,\text{k}\Omega$, $C_{GS} = 10\,\text{nF}$, $C_{GD} = 2\,\text{nF}$ (capacidades didácticas externas) y el modelo genérico `MDEMO_E1`[cite: 21]. Use `PULSE(0 5 1m 1u 1u 2m 4m)`[cite: 21]. Si simula, compare V_{ctrl}, V_{GS}, V_{DS} e I_D para ambos R_G. Extraiga conclusiones sobre transitorios[cite: 21]. Si no ejecuta, marque "Predicción"[cite: 21].