IMT-221 — Circuitos Electrónicos III

Hito 3: Guía Única E1 → E4 — Parte 3: Etapa E2 (Driver BJT Discreto: Adaptación + Push-Pull)

Versión de trabajo 1.0 · 3 de noviembre de 2026 · Condicionado a firma de Puerta G2

---

4. Etapa E2 — Driver BJT Discreto: Adaptación de Niveles + Push-Pull

4.1 Formulación Física del Problema de Excitación de Compuerta

La compuerta del MOSFET exige transferencia rápida de carga Q_g durante las transiciones:

$$i_G(t) = \frac{dq_G(t)}{dt} \implies Q_g = \int_{t_a}^{t_b} i_G(t)\,dt \approx I_{G,\text{prom}} \cdot t_{\text{transfer}} \implies t_{\text{transfer}} \approx \frac{Q_g}{I_{G,\text{prom}}} \quad \left[\frac{\text{C}}{\text{A}} = \text{s}\right]. \tag{1}$$

Para un ejemplo **ficticio** con $Q_g = 40\,\text{nC} = 40 \times 10^{-9}\,\text{C}$:

$$I_{G,\text{prom}} = 10\,\text{mA} \implies t_{\text{transfer},10} \approx \frac{40 \times 10^{-9}\,\text{C}}{10 \times 10^{-3}\,\text{A}} = 4.0 \times 10^{-6}\,\text{s} = 4.0\,\mu\text{s}, \tag{2}$$

$$I_{G,\text{prom}} = 40\,\text{mA} \implies t_{\text{transfer},40} \approx \frac{40 \times 10^{-9}\,\text{C}}{40 \times 10^{-3}\,\text{A}} = 1.0 \times 10^{-6}\,\text{s} = 1.0\,\mu\text{s}. \tag{3}$$


Advertencia: Estas son escalas matemáticas de transferencia de carga, **no tiempos medidos de caída de** V_{DS}, ya que la capacitancia no lineal Miller (C_{GD}), la dinámica de los BJTs y el cableado alteran la transición real.

Por qué un seguidor de emisor directo sin adaptación de nivel no eleva $5\,\text{V}$ a $12\,\text{V}$: Si se alimenta el colector de un NPN seguidor a $V_{\text{DRV}} = 12\,\text{V}$ pero su base recibe directamente $V_{\text{IN,H}} = 5\,\text{V}$ desde un microcontrolador, la unión base-emisor impone por KVL:

$$V_{\text{OUT,H}} = V_{B,\text{H}} - V_{BE,\text{N}} \approx 5.0\,\text{V} - 0.7\,\text{V} = 4.3\,\text{V}. \tag{4}$$

Por consiguiente, se requiere una **etapa previa de adaptación de nivel** (***level shifter***) de dos inversores NPN en cascada (`Q1` y `Q2`) para transformar la señal lógica $0/5\,\text{V}$ en un mando en fase de $0/12\,\text{V}$ antes de atacar las bases del par complementario *push-pull* (`Q3` NPN / `Q4` PNP).

4.2 Esquema Completo de Nodos E2 (Doble Inversor NPN + Push-Pull BJT)



Cálculo de polarización de la etapa de adaptación (`Q1` y `Q2`): Cuando $V_{\text{IN}} = 5.0\,\text{V}$ y la unión base-emisor de `Q1` conduce ($V_{B1} \approx 0.7\,\text{V}$):

$$I_{R_{\text{IN}}} = \frac{V_{\text{IN}} - V_{B1}}{R_{\text{IN}}} = \frac{5.0\,\text{V} - 0.7\,\text{V}}{2.2\,\text{k}\Omega} \approx 1.955\,\text{mA}, \qquad I_{R_{\text{PDB1}}} = \frac{V_{B1}}{R_{\text{PDB1}}} = \frac{0.7\,\text{V}}{10\,\text{k}\Omega} = 0.070\,\text{mA}, \tag{5}$$

$$I_{B1} = I_{R_{\text{IN}}} - I_{R_{\text{PDB1}}} \approx 1.955\,\text{mA} - 0.070\,\text{mA} = 1.885\,\text{mA}. \tag{6}$$

Con `Q1` saturado ($V_A = V_{CE1,\text{sat}} \approx 0.2\,\text{V}$), `Q2` permanece en corte y la corriente por R_1 es:

$$I_{R1,\text{sat}} = \frac{V_{\text{DRV}} - V_{CE1,\text{sat}}}{R_1} = \frac{12.0\,\text{V} - 0.2\,\text{V}}{4.7\,\text{k}\Omega} = \frac{11.8\,\text{V}}{4700\,\Omega} \approx 2.511\,\text{mA}. \tag{7}$$

Cuando $V_{\text{IN}} = 0\,\text{V}$, `Q1` entra en corte y la serie $R_1 + R_2$ inyecta corriente a la base de `Q2` ($V_{B2} \approx 0.7\,\text{V}$):

$$I_{B2} = \frac{V_{\text{DRV}} - V_{B2}}{R_1 + R_2} = \frac{12.0\,\text{V} - 0.7\,\text{V}}{4.7\,\text{k}\Omega + 4.7\,\text{k}\Omega} = \frac{11.3\,\text{V}}{9.4\,\text{k}\Omega} \approx 1.202\,\text{mA}, \qquad I_{R_{\text{PU2,sat}}} = \frac{12.0\,\text{V} - 0.2\,\text{V}}{2.2\,\text{k}\Omega} \approx 5.364\,\text{mA}. \tag{8}$$

Nodo	$V_{\mathbf{IN}} = 0\,\mathbf{V}$	$V_{\mathbf{IN}} = 5\,\mathbf{V}$	Criterio Técnico a Comprobar
A	Alto	Bajo ($\approx V_{CE1,\text{sat}}$)	Primera inversión lógica (`Q1`)
CMD	Bajo ($\approx V_{CE2,\text{sat}}$)	Alto ($\approx 12\,\text{V}$)	Segunda inversión lógica (`Q2`, restaura fase)
OUT	Bajo ($\approx V_{CE2,\text{sat}} + \lvert V_{BE4}\rvert$)	Orden de 10–11.3 V	Verificar driver y margen V_{GS}
GATE	Bajo / Apagado	Excitación efectiva medida	Verificar flancos y ausencia de sobreimpulso
DRAIN	$\approx 12\,\text{V}$	$\approx 0\,\text{V}$ (si `M1` conduce)	Medir y comparar frente a E1 directo

4.3 Netlist LTspice E2 (Copiar a `E2_estudio.cir`)

```
* E2: doble inversor + push-pull BJT - SOLO MODELOS FICTICIOS
* No validado con modelos comerciales ni ensayado fisicamente
VCC vcc 0 12
VBUS bus 0 12
RLOAD bus drain 100
VIN in 0 PULSE(0 5 1m 1u 1u 5m 10m)
RIN in b1 2.2k
RPDB1 b1 0 10k
Q1 a b1 0 NPN_DEMO
R1 vcc a 4.7k
R2 a b2 4.7k
Q2 cmd b2 0 NPN_DEMO
RPU2 vcc cmd 2.2k
RB cmd bout 470
Q3 vcc bout out NPN_DEMO
Q4 0 bout out PNP_DEMO
RG out gate 220
RPD gate 0 100k
M1 drain gate 0 0 NMOS_DEMO
CGS gate 0 10n
CGD gate drain 2n
CDECO vcc 0 100n
.model NPN_DEMO NPN (IS=1e-14 BF=100)
.model PNP_DEMO PNP (IS=1e-14 BF=100)
.model NMOS_DEMO NMOS (LEVEL=1 VTO=2 KP=4 LAMBDA=0.01 RD=0.02 RS=0.02)
.tran 0 31m 0 0.1u
.end
```