


PARTE I (sem consulta)

NOTA: Não é permitida a presença de calculadoras e telemóveis na sala

1. **NOTA:** Use no máximo 40 palavras para responder a cada uma das 6 alíneas seguintes:
 - a) Diga o que entende por *Little endian*.
 - b) Indique quantas e quais são as principais classes de instruções presentes na generalidade dos Sets de instruções dos computadores.
 - c) Descreva a operação realizada pela instrução do MIPS “*cvt.s.w \$f0, \$f2*”
 - d) Diga quantos e quais os campos em que é decomposta uma instrução do tipo **I** do MIPS. Refira a dimensão de cada campo.
 - e) Indique as vantagens da estratégia de salvaguarda de registos adoptada pelo MIPS face a uma *caller saved*.
 - f) A gestão de *stacks*, nas arquitecturas MIPS, adopta um conjunto de regras básicas. Indique quais o.
2. Descreva, na forma de um diagrama de fluxo, o algoritmo da divisão de inteiros implementado por uma arquitectura do tipo MIPS.
3. a) Obtenha a representação binária (em vírgula flutuante, precisão simples) da quantidade armazenada no registo **\$f20**, admitindo que, em decimal, o seu valor é $7.5625 * 2^{-5}$
b) Considere agora que o conteúdo dos registos **\$f10** e **\$f12** é respectivamente:
\$f10 = 0 01101111 000100000000000000000000
\$f12 = 1 01101100 001100000000000000000000
Determine o resultado da instrução **sub.s \$f0, \$f12, \$f10**, realizando, em binário, os passos necessários à sua obtenção pela FPU. Explícite, em binário, o conteúdo do registo **\$f0** após a execução da instrução.
4. Considere, na **figura 2** fornecida em anexo, o trecho de código *Assembly* ali apresentado. Admita que o valor presente em **\$PC** corresponde ao *label* “**fct:**”, que nesse instante o conteúdo dos registos é o indicado, e que vai iniciar-se o “*instruction fetch*” da próxima instrução. Considere ainda o *datapath* e a unidade de controlo fornecido na próxima página, no pressuposto de que corresponde a uma implementação simplificada do MIPS de execução multi-ciclo sem *pipelining*.
 - a) Escreva, nas duas colunas do lado direito da fig.2, em hexadecimal, o endereço em que se encontra armazenada cada uma das instruções do código fornecido, e o respectivo conteúdo, sabendo que a primeira linha corresponde à instrução presente no *label* “**fct:**”.
 - b) Preencha a tabela fornecida em anexo com o nome de cada uma das fases de execução da **sub \$8, \$8, \$5**, e com o valor que tomam, em cada uma delas, os sinais do *datapath* e os sinais de controlo ali indicados. Admita que o valor lógico “1” corresponde ao estado activo. se esqueça de preencher o cabeçalho (nome, curso e N.M).
 - c) Determine quais os registos e os endereços de memória (do segmento de dados) alterados pelo código da figura 2, e qual o seu valor no momento em que vai iniciar-se o *instruction fetch* da instrução presente em “**next:**”. Justifique adequadamente a sua resposta.
 - d) O *datapath* fornecido não suporta a execução da instrução presente no endereço **0x0040002C**. Indique detalhadamente quais as alterações a fazer ao *datapath* fornecido para que essa instrução passe a ser suportada.

Cotações: 1a) a 1f) – 0,5; 2 – 1,5; 3a) – 1,5; 3b) – 1,5; 4a) – 1,0; 4b) – 1,5; 4c) – 1,0; 4d) – 1,0



Nome: _____

Curso: _____ N° Mecanográfico: _____




Figura 2 (Problema 4)

	Fase 1	Fase 2	Fase 3	Fase 4	Fase 5
Nome da fase					

<i>Datapath</i>					
A					
B					
Data Register					
ALU Result					
ALU Out					
ALU Zero					

<i>Controlo</i>					
PCSource					
ALUSelA					
ALUSelB					
IorD					
MemtoReg					
RegDst					
PCWrite					
PCWriteCond					
RegWrite					
MemRead					
MemWrite					
ALUOp					
IRWrite					

