




هدف از انجام این تمرین، مشاهده تأثیر ابعاد گیت‌ها بر تأخیر است.

در این تمرین، در ابتدا تأخیرهای یک مدار ترکیبی ساده را محاسبه کرده و سپس آن را در محیط HSPICE پیاده‌سازی خواهید کرد. سپس تأثیر تغییر ابعاد گیت‌ها بر شکل موج خروجی و توان مصرفی آن را تحلیل خواهید کرد.

گام اول

مدار ترکیبی مورد نظر در شکل زیر نمایش داده شده است. برای انتخاب سایز ترانزیستورها در هر گیت پایه، مبنای اندازه‌ی اینورتر پایه در نظر بگیرید (نسبت W/L را برای ترانزیستور NMOS برابر ۱ و برای ترانزیستور PMOS برابر ۲ در نظر بگیرید).

- باتوجه به مطالبی که در درس آموختید، اندازه‌ی هر یک از گیت‌ها را طوری طراحی کنید که تأخیر مسیر A تا out حداقل شود. توجه کنید که ورودی معکوس‌کننده به عنوان گره‌ی خروجی out در نظر گرفته شده است. همچنین توجه نمایید که اندازه‌ی این معکوس‌کننده برابر با ۲۴ در نظر گرفته شده است که خازن $24 \times 3C = 72C$ را ایجاد می‌کند. خروجی‌های گیت‌ها با حروف n, j, k, y, x, i و h مشخص شده‌اند. محاسبات لازم را برای به دست آوردن مقادیر h (electrical effort), f (effort delay), b (path branching effort), g (logical effort) انجام دهید و با استفاده از آن‌ها، مقدار خازن‌های x و y را به دست آورید. تأخیر کلی مدار (D) را نیز به دست آورید. (۱۰٪)



گام دوم

- برای پیاده‌سازی این مدار در HSPICE ابتدا لازم است که گیت‌های NOR2، NOR3، NAND2 و اینورتر را تعریف کنید. توجه کنید که در هر گیت پایه نیاز است ابعاد ترانزیستورها به گونه‌ای تعیین شود که قدرت جریان‌دهی شاخه‌های بالابر و پایین‌بر تقریباً برابر با معکوس‌کننده‌ی پایه باشد. همچنین در تعریف هر گیت، باید یک متغیر تعریف کنید که با تغییر آن بتوانید ابعاد تمامی ترانزیستورهای آن گیت را در عدد مورد نظر (متغیر مربوطه) ضرب نمایید. چگونگی محاسبه‌ی ابعاد ترانزیستورهای گیت‌های پایه را نیز در گزارش خود توضیح دهید. (۱۵٪)

- ورودی‌های مدار طوری طراحی شده‌اند که با تغییر ورودی A مقادیر تمامی گره‌ها تغییر کند. با توجه به مقادیر محاسبه شده برای x و y در گام اول، با اعمال ضرایب محاسبه شده به اندازه‌ی گیت‌ها، یک بار مدار را شبیه‌سازی کرده و شکل موج خروجی را برای گره‌های مختلف گزارش نمایید و درستی عملکرد مدار را بررسی نمایید. همچنین برای گره‌ی خروجی تأخیر t_{rise} و t_{fall} را با دستور measure اندازه بگیرید و نتایج به دست آمده را گزارش کنید. (به بخش نکات مهم در آخرین صفحه دقت کنید) (۳۰٪)
- حال با ثابت نگه داشتن ابعاد تمامی گیت‌ها، پارامتر مربوط به اندازه‌ی گیت‌های NAND سه ورودی را با دستور alter تغییر دهید. این پارامتر را برای ۲۰ مقدار مختلف حول مقدار محاسبه شده‌ی بهینه در گام اول تغییر دهید و t_{rise} و t_{fall} برای سیگنال خروجی را برای هر مورد اندازه‌گیری نمایید. (۱۵٪)

گام سوم

- در این گام قصد داریم تأخیر کلی مدار (D) را به حداقل برسانیم. همانطور که در درس مشاهده نمودید، این کار با افزایش تعداد طبقات مدار با اینورتر امکان‌پذیر است. ابتدا مشخص کنید که برای رسیدن به کمترین تأخیر، به طور کلی به چند استیج نیاز است و بر اساس آن، ابعاد هر گیت را مشخص نمایید. (۱۵٪)
- اینورترها را به مدار اضافه کنید و ابعاد گیت‌ها را نیز به مقادیر محاسبه شده تغییر دهید. برای گره‌ی خروجی تأخیر t_{rise} و t_{fall} را با دستور measure اندازه بگیرید و نتایج به دست آمده را گزارش کنید. (۱۵٪)

* نکات مهم:

- فایل کتابخانه‌ی 32nm در اختیار شما قرار داده شده است.
- مقدار V_{DD} را برابر با 1.8V در نظر بگیرید.
- مقادیر t_{rise} و t_{fall} ورودی A را 0.01 ns در نظر بگیرید.
- مقادیر W_{min} و l_{min} را برابر با کمینه‌ی ابعاد مجاز فناوری، یعنی 32nm، در نظر بگیرید.
- هرگونه فرضیات در محاسبات و اندازه‌گیری‌ها را ذکر نموده و با توجه به فرضیات خود نتایج را گزارش کنید.
- در گزارش کار خود علاوه بر شکل موج‌ها، محاسبات دستی و تحلیل نتایج هر سؤال را ذکر کنید. توجه داشته باشید که بخش زیادی از نمره‌ی این تمرین به گزارش کار اختصاص دارد؛ بنابراین برای نگارش آن وقت کافی اختصاص دهید.