

به نام خدا



دانشگاه تهران



دانشکده مهندسی برق و کامپیوتر

درس مدارهای مجتمع خیلی فشرده تمرین کامپیوتری اول

نام و نام خانوادگی	بهزاد جنتی
شماره دانشجویی	810103098
تاریخ ارسال گزارش	1404/02/21
استاد	دکتر شقایق وحدت
ترم	بهار 1404

فهرست

گام اول	6
1.1 محاسبه مقادیر p,g,h برای هر گیت	6
1.1.1 محاسبه مقادیر خواسته شده برای گیت NOR2 و NOR3:	6
1.1.2 محاسبه مقادیر خواسته شده برای گیت NAND2:	7
1.2 محاسبه تاخیر کلی مدار	8
گام دوم	9
2.1 پیاده سازی مدار در نرم افزار HSPICE	9
2.1.1 تعریف پاس ورودی برای A و منبع ولتاژ VDD:	11
2.2 تعریف گیت ها در Subcircuit definitions	11
تعریف گیت inverter:	11
نحوه اسکیل کردن ابعاد ترانزیستورهای گیت:	11
تعریف گیت NAND2:	12
تعریف گیت NOR3:	12
تعریف گیت NOR2:	12
2.3 نوشتن NETLIST برای مدار اصلی:	13
2.4 بررسی صحت عملکرد مدار و اندازی گیری تاخیر	15
رسم شکل موج خروجی های مدار:	16
محاسبه تاخیر Tfall و Trise برای گره خروجی:	21
محاسبه توان برای مدار داده شده:	22
2.5 محاسبه تاخیر TFALL و TRISE پس از تغییر پارامتر اندازه گیت NOR3	23
گام سوم	26
3.1 نتایج اضافه کردن دو طبقه اینورتر به مدار	28

شکل‌ها

- شکل 1- محاسبه مقادیر p,g,h برای گیت NOR2,NOR3 7
- شکل 2- محاسبه مقادیر خواسته شده برای NAND2 8
- شکل 3- محاسبه تاخیر کلی مدار 8
- شکل 4- تعریف پارامترها طبق اطلاعات صورت سوال 9
- شکل 5- تعریف متغیرها برای اسکیل کردن اندازه ترانزیستورهای هر گیت 10
- شکل 6- شکل مدار 10
- شکل 7- تعریف منبع تغذیه و پالس برای سیگنال ورودی A 11
- شکل 8- تعریف گیت اینورتر در کد 11
- شکل 9- تعریف گیت NAND2 در کد 12
- شکل 10- تعریف گیت NOR3 در کد 12
- شکل 11- تعریف گیت NOR2 در کد 13
- شکل 12- ایجاد یک نمونه از گیت NOR2 برای استیج اول مدار 13
- شکل 13- تعریف دو گیت NOR3 برای استیج دوم مدار در نت لیست 14
- شکل 14- تعریف 3 گیت NAND2 برای استیج سوم مدار 14
- شکل 15- تعریف اینورتر آخر در شکل مدار 15
- شکل 16- آنالیز از نوع transient (شبیه سازی) 15
- شکل 17- پیام job concluded بعد از انجام شبیه سازی 16
- شکل 18- کد نوشته شده برای خروجی قابل نمایش در سایر نرم افزارها 16
- شکل 19- شکل موج نودهای مدار در مسیر اصلی 17
- شکل 20- فایل ca2.tr0 برای رسم شکل موج در CosmosScope 17
- شکل 21- تصویر مربوط به بررسی لاجیک گیت اول بر اساس ورودی A 18
- شکل 22- تصویر مربوط به بررسی شکل موج خروجی گیت NOR3 18
- شکل 23- تصویر مربوط به گیت NAND2 با خروجی out 19
- شکل 24- تصویر مربوط به خروجی اینورتر 19
- شکل 25- تصویر شکل موج $V(i)$ و شکل موج $V(w)$ 20
- شکل 26- شکل موج مربوط به نودهای z و k مربوط به NAND2 21
- شکل 27- کد اندازه گیری تاخیر انتشار برای تمام نودهای مدار 21
- شکل 28- محاسبه t_{rise} و t_{fall} برای گره خروجی مدار 22
- شکل 29- تاخیرهای محاسبه شده برای TRISE و TFALL در فایل CA2.lis بعد از انجام شبیه سازی 22
- شکل 30- کد نوشته شده در فایل CA2.sp برای محاسبه توان 22

- شکل 31- توان اندازه گیری شده برای مدار 23
- شکل 32- تغییر مقدار size_nor3 به 7 با دستور alter 23
- شکل 33- خروجی تاخیرها پس از تغییر سایز با دستور Alter 24
- شکل 34- توان مصرفی برای اسکیل 20 برابر سایز W/L گیت NAND3 26
- شکل 35- تعریف و اضافه کردن 2 اینورتر به مدار با سایز پایه 27
- شکل 36- اندازه گیری تاخیر با اضافه کردن دو اینورتر به مدار 28
- شکل 37- تاخیر TFALL , TFALL پس از اضافه کردن اینورتر ها 28
- شکل 38- تاخیر TFALL و TRISE قبل از اضافه کردن اینورترها 29

جدول‌ها


- جدول 1- مقایسه تاخیر گره خروجی با مقادیر 1 تا 5 برای اسکیل گیت NOR3 24
- جدول 2- مقایسه TFALL و TRISE گره خروجی به ازای تغییر پارامتر اسکیل گیت NOR3 با مقادیر 6 تا 10 25
- جدول 3- مقایسه تاخیر گره خروجی به ازای پارمتر از 11 تا 15 برای NOR3 25
- جدول 4- مقایسه تاخیر خروجی به ازای پارامتر های 16 تا 20 25

1.1 محاسبه مقادیر p,g,h برای هر گیت

گام اول

مدار ترکیبی مورد نظر در شکل زیر نمایش داده شده است. برای انتخاب سایز ترانزیستورها در هر گیت پایه، مبنا را اندازه‌ی اینورتر پایه در نظر بگیرید (نسبت W/L را برای ترانزیستور NMOS برابر ۱ و برای ترانزیستور PMOS برابر ۲ در نظر بگیرید).

- باتوجه به مطالبی که در درس آموختید، اندازه‌ی هر یک از گیت‌ها را طوری طراحی کنید که تأخیر مسیر A تا out حداقل شود. توجه کنید که ورودی معکوس‌کننده به عنوان گره‌ی خروجی out در نظر گرفته شده است. همچنین توجه نمایید که اندازه‌ی این معکوس‌کننده برابر با ۲۴ در نظر گرفته شده است که خازن $72C = 24 \times 3C$ را ایجاد می‌کند. خروجی‌های گیت‌ها با حروف n, z, k و i مشخص شده‌اند. محاسبات لازم را برای به دست آوردن مقادیر h (electrical effort) h (effort delay), f (path branching effort), b (logical effort) g انجام دهید و با استفاده از آن‌ها، مقدار خازن‌های x و y را به دست آورید. تأخیر کلی مدار (D) را نیز به دست آورید. (۱۰٪)




خب برای انجام این تمرین ابتدا احتیاج است تا با انجام محاسبات دستی بیایم و مقادیر خواسته شده برای هر گیت رو بدست بیاریم و سپس مقادیر خازن‌های x و y را بدست آوریم.

1.1.1 محاسبه مقادیر خواسته شده برای گیت NOR2 و NOR3:

برای محاسبه این مقادیر از فرمولهایی که در اسلایدهای درس موجود بود استفاده کردیم و برای این دو گیت مقادیر خواسته شده را حساب کردیم که تصویر مربوط به محاسبات را میتوانید در صفحه بعد مشاهده کنید.

$$P = \frac{\text{خازن پارازیتی خروجی ترانزیستور}}{\text{اینورتر پایه با قدرت جریاندهی یکسان}}$$

فرمول g هم مثل p است ولی خازن ورودی ترانزیستور در صورت کسر میباشد.



شکل 1- محاسبه مقادیر p,g,h برای گیت NOR2,NOR3

در ادامه به محاسبه مقادیر خواسته شده برای گیت NAND دو ورودی خواهیم پرداخت و پس از آن مقادیر x و y را بدست خواهیم آورد.

1.1.2 محاسبه مقادیر خواسته شده برای گیت NAND2:

برای محاسبه این مقادیر هم مثل قبل عمل میکنیم.

بعد از محاسبه تمامی مقادیر p,g,h برای تمامی گیت ها باید از فرمول Linear Delay استفاده کنیم و پس از آن مقدار PATH DELAY رو حساب کنیم (F).

در ادامه مقدار f رو حساب میکنیم و پس از آن با جایگذاری در فرمول مقادیر x و y را بدست می‌آوریم.

در فرمول F مقدار H برابر با مقدار خازن خروجی path تقسیم بر خازن ورودی path میباشد.

$\text{NAND2} =$

$P_{\text{NAND2}} = \frac{q_c}{\tau_c} = 2$
 $g_{\text{NAND2}} = \frac{q_c}{\tau_c} = \frac{4}{3}$
 $h_{\text{NAND2}} = \frac{V_{DD}}{Y} = \frac{1}{3}$

$D = P + g \times h$
 $F = BGH$

branching effort: $b_1 = \frac{\tau_c}{X} = 2$, $b_2 = \frac{Y + 2Y}{Y} = \frac{3Y}{Y} = 3$, $b_3 = 1$
 $H = \frac{V_{DD}}{\tau_c} = \frac{1}{3}$

$F = b_1 \times b_2 \times b_3 \times g_1 \times g_2 \times g_3 \times H = 2 \times 3 \times 1 \times \frac{4}{3} \times \frac{1}{3} \times \frac{4}{3} \times \frac{1}{3} \times \frac{1}{3} = \frac{64}{27}$

$\hat{F} = \sqrt[N]{F} = \sqrt[3]{\frac{64}{27}} = \frac{4}{3}$

حال با جایگزینی مقدار F در فرمول F_1 و F_2 مقدار X و Y را بدست می آوریم:

$F_1 = g_1 \times h_1 = \frac{4}{3} \times \frac{1}{X} = \frac{4}{3} \times \frac{1}{4} \rightarrow 10X = 420 \rightarrow X = \frac{42}{10} = 4.2$
 $F_2 = g_2 \times h_2 = \frac{1}{3} \times \frac{1}{Y} = \frac{1}{3} \times \frac{1}{0.4} = \frac{1}{3} \times \frac{2.5}{1} = \frac{2.5}{3} \rightarrow 4Y = 0.4 \rightarrow Y = \frac{0.4}{4} = 0.1$

P4PCO

شکل 2- محاسبه مقادیر خواسته شده برای NAND2

خب حال که مقادیر خواسته شده برای هر گیت رو محاسبه کردیم میایم و در گام آخر تاخیر کلی مدار رو (D) رو بدست می آوریم.

1.2 محاسبه تاخیر کلی مدار

برای محاسبه این مقدار از فرمول $D = d_1 + d_2 + d_3$ که مجموع تاخیرهای طبقات یا استیج های مدار است و در آن $d = p + gh$ میباشد.

Subject : _____
 Year. Month. Date. ()

$D = d_1 + d_2 + d_3 \rightarrow P_1 + P_2 + P_3 + 3\hat{F} = 2 + 3 + 2 + \frac{3(4)}{12} = 19$
 $\rightarrow d = p + \frac{g \times h}{F}$

شکل 3- محاسبه تاخیر کلی مدار

در گام بعدی باید این مدار رو در نرم افزار HSPICE پیاده سازی کنیم تا بتوانیم شبیه سازی های لازم رو انجام بدیم.

گام دوم


2.1 پیاده سازی مدار در نرم افزار HSPICE

گام دوم

- برای پیاده سازی این مدار در HSPICE ابتدا لازم است که گیت های NOR2, NOR3, NAND2 و اینورتر را تعریف کنید. توجه کنید که در هر گیت پایه نیاز است ابعاد ترانزیستورها به گونه ای تعیین شود که قدرت جریان دهی شاخه های بالابر و پایین بر تقریباً برابر با معکوس کننده ی پایه باشد. همچنین در تعریف هر گیت، باید یک متغیر تعریف کنید که با تغییر آن بتوانید ابعاد تمامی ترانزیستورهای آن گیت را در عدد مورد نظر (متغیر مربوطه) ضرب نمایید. چگونگی محاسبه ی ابعاد ترانزیستورهای گیت های پایه را نیز در گزارش خود توضیح دهید. (۱۵/)

در ابتدا یک فایل با نام CA2.sp میسازیم که با فرمت استاندارد برای اجرا در نرم افزار HSPICE است، برای دیباگ کردن راحت تر کد نوشته شده از نرم افزار NotePad++ استفاده کردیم.

در ابتدای فایل پس از نوشتن خط اول که کامنت است و هیچ وقت اجرا نمیشود میریم و به تعریف یکسری از پارامترها می پردازیم که در تعریف و ایجاد گیت ها به ما کمک خواهد کرد.



```
*D:\vlsi vahdat\HWs&CAs\CA2_810103098\ca2.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.sp ca2.lis
1 * Full combinational circuit for CA2 - Advanced VLSI
2 .include "32nm_bulk.pm.txt"
3
4 .param VDD = 1.8
5 .param L = 32n
6 .param Wn = 32n
7 .param Wp = '2*Wn'
8
```

شکل 4- تعریف پارامترها طبق اطلاعات صورت سوال

مقدار W_p رو برابر 2 برابر W_n چون سرعت حرکت الکترون ها دو برابر حفره هاست (همان پارامتر u در فرمول جریان که مربوط به سرعت حامل ها میشد)

مابقی مقادیر اعم از L و W و VDD رو برابر با مقداری که در صورت سوال ذکر شده بود قرار دادیم.

*** نکات مهم:**

- فایل کتابخانه‌ی 32nm در اختیار شما قرار داده شده است.
- مقدار V_{DD} را برابر با 1.8V در نظر بگیرید.
- مقادیر t_{rise} و t_{fall} ورودی A را 0.01 ns در نظر بگیرید.
- مقادیر W_{min} و L_{min} را برابر با کمینه‌ی ابعاد مجاز فناوری، یعنی 32nm، در نظر بگیرید.

این مقادیر پیش فرض رو میتونید در تصویر بالا مشاهده کنید.


```

9  * Parameters for gate sizing based on logical effort calculations
10 .param size_nor2_w = 7      * Will be calculated
11 .param size_nor3_i = 6      * Will be calculated
12 .param size_nor3_x = 6      * Will be calculated
13 .param size_nand2_j = 6     * Will be calculated
14 .param size_nand2_out = 6   * Will be calculated
15 .param size_nand2_k = 6     * Will be calculated
16 .param size_inv_n = 24      * Given in the problem
17

```

شکل 5- تعریف متغیرها برای اسکیل کردن اندازه ترانزیستورهای هر گیت

خب حال چه طور این مقادیر را بدست آوردیم؟



شکل 6- شکل مدار

همان طور که میبینید در تصویر مدار بالا اندازه خازن ورودی NOR2 مقدار 35c داده شده است که در مقابل NOR2 معمولی یا همان پایه که در بخش قبل رسم کرده بودیم که خازن ورودی معادل 5c داشت، 7 برابر است.

به شکل مشابه پس از محاسبه x و y برای سایر گیت ها نیز این مقادیر را حساب کردیم.

فرض: فرض کردیم تمام خازن های ورودی گیت های NOR3 برابر x و تمام خازن های ورودی NOR3 برابر است. این مورد در صورت سوال به شکل دقیق ذکر نشده است. (شکل بالا)

2.1.1 تعریف پاس ورودی برای A و منبع ولتاژ VDD:

در این مرحله طبق گفته های صورت سوال و با همان اعداد خواسته شده مقادیر را برای ورودی و منبع تغذیه مدار تعریف کردیم.

```
change.log  ca2.sp  ca2.lis
16 .param size_inv_n = 24 * Given in the problem
17
18 Vdd vdd 0 DC 'VDD'
19 * Correct rise/fall time to 0.01ns
20 Vin A 0 PULSE(0 'VDD' 0 0.01n 0.01n 0.5n 1.0n)
```

شکل 7- تعریف منبع تغذیه و پالس برای سیگنال ورودی A

2.2 تعریف گیت ها در Subcircuit definitions

تعریف گیت inverter:

```
*D:\vlsi vahdat\HWS\CAs\CA2_810103098\ca2.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log  ca2.sp  ca2.lis
22 * Subcircuit definitions
23
24 * Inverter
25 .subckt inverter in out vdd 0 size=1
26 Mp out in vdd vdd pmos W='Wp*size' L='L'
27 Mn out in 0 0 nmos W='Wn*size' L='L'
28 .ends
```

شکل 8- تعریف گیت اینورتر در کد

خب همان طور که مشاهده میکنید یک اینورتر در کدمون تعریف کردیم که شامل دو ترانزیستور nmos و pmos است همچنین مقدار متغیر سایز رو برابر 1 قرار دادیم که بعدا با تغییر این مورد میتونیم تمام ابعاد ترانزیستور های این گیت رو اسکیل کنیم (W/L ترانزیستور ها در اون عدد ضرب میشه).

قدرت جریان دهی در تمامی گیت های مدار ما یکسان خواهد بود چون در ابتدا پارامتر $W_p=2W_n$ قرار دادیم و این مورد به این دلیل بود که سرعت حرکت حامل های الکترون بیشتر است در NMOS و برای pmos باید ابعاد را بزرگ کنیم تا جریان دهی و سرعت شبکه بالا بر و پایین بر یکسان شود.

نحوه اسکیل کردن ابعاد ترانزیستورهای گیت: همچنین در تعریف $W_p \times size$ شده که میتوانیم با افزایش سایز اندازه تمامی ترانزیستورها رو اسکیل کنیم.

تعریف گیت NAND2:

```
30 * NAND2 gate
31 .subckt nand2 a b out vdd 0 size=1
32 Mp1 out a vdd vdd pmos W='Wp*size' L='L'
33 Mp2 out b vdd vdd pmos W='Wp*size' L='L'
34 Mn1 out a net1 0 nmos W='Wn*size' L='L'
35 Mn2 net1 b 0 0 nmos W='Wn*size' L='L'
36 .ends
37
```

شکل 9- تعریف گیت NAND2 در کد

همان طور که در تعریف میبینید گیت NAND2 از دو ترانزیستور PMOS تشکیل شده که با هم موازی هستند (شبکه بالابر) و از دو ترانزیستور NMOS تشکیل شده که با هم سری شدن.

در تعریف بالا a و b ورودیهای گیت ما هستند.

تعریف گیت NOR3:

```
38 * NOR3 Gate
39 .subckt nor3 a b c out vdd 0 size=1
40 Mp1 out a net1 vdd pmos W='Wp*size' L='L'
41 Mp2 net1 b net2 vdd pmos W='Wp*size' L='L'
42 Mp3 net2 c vdd vdd pmos W='Wp*size' L='L'
43 Mn1 out a 0 0 nmos W='Wn*size' L='L'
44 Mn2 out b 0 0 nmos W='Wn*size' L='L'
45 Mn3 out c 0 0 nmos W='Wn*size' L='L'
46 .ends
```

شکل 10- تعریف گیت NOR3 در کد

خب همان طور که در تعریف هم مشاهده میکنید شبکه بالابر این گیت از سه ترانزیستور PMOS تشکیل شده است که با هم سری شدن و شبکه پایین بر هم از سه ترانزیستور NMOS تشکیل شده است که با هم موازی هستند.

در ادامه تعریفی از NOR2 آورده شده است که عملکرد و تعریفی مشابه این گیت دارد با این فرق که یک ورودی کمتر دارد و از 4 ترانزیستور ساخته شده است.

تعریف گیت NOR2:

میتوانید تصویر کد مربوط به تعریف این گیت رو در صفحه بعد مشاهده کنید.

شکل 11- تعریف گیت NOR2 در کد

2.3 نوشتن NETLIST برای مدار اصلی:

در این بخش قرار است با استفاده از گیت هایی که در مرحله قبل تعریف کردیم netlist مدار اصلی داده شده در صورت سوال رو بنویسیم:

شکل 12- ایجاد یک نمونه از گیت NOR2 برای استیج اول مدار

نکته: چون یکی از ورودی های اولین گیت ما در مدار ثابت است و مقدار 0v را دارد آن را به یک منبع ولتاژ صفر ثابت وصل کردیم و برای ورودی آن همان طور که میبینید یک متغیر از نوع ولتاژ به نام z1 تعریف کردیم که مقدار ولتاژ این ورودی برابر صفر ثابت است.

معمولا برای تعریف ورودی هایی که مقدار صفر ثابت یا یک ثابت دارند از این روش استفاده می شود.

در ضمن **اسم خروجی گیت NOR2** خود را برابر w گذاشتیم.

در ادامه میتونید تعریف استیج های بعدی مدار مون رو مشاهده کنید.

```
*D:\vlsi vahdat\HWS&CAs\CA2_810103098\ca2.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.sp ca2.lis
61
62 * Step 2: i = NOR3(w, 0, 0)
63 Vgnd0_2 z2 0 DC 0
64 Vgnd0_3 z3 0 DC 0
65 Xnor_i w z2 z3 i vdd 0 nor3 size='size_nor3_i'
66
67 * Step 3: x = NOR3(w, 0, 0)
68 Vgnd0_4 z4 0 DC 0
69 Vgnd0_5 z5 0 DC 0
70 Xnor_x w z4 z5 x vdd 0 nor3 size='size_nor3_x'
71
```

شکل 13- تعریف دو گیت NOR3 برای استیج دوم مدار در نت لیست

همان طور که میبینید به مانند قبل برای ورودی های ثابت یک متغیر تعریف کردیم که مقدار آن 0v ثابت است.

همچنین اسم خروجی NOR3 دوم که در مدار مشاهده میکنید رو x گذاشتیم.

در ادامه به استیج سوم مدار خود میرسیم.

```
*D:\vlsi vahdat\HWS&CAs\CA2_810103098\ca2.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.sp ca2.lis
71
72 * Step 4: j = NAND2(1, x)
73 Vvdd1_1 z6 0 DC 'VDD'
74 Xnand2_j z6 x j vdd 0 nand2 size='size_nand2_j'
75
76 * Step 5: out = NAND2(x, 1)
77 Vvdd1_2 z7 0 DC 'VDD'
78 Xnand2_out x z7 out vdd 0 nand2 size='size_nand2_out'
79
80 * Step 6: k = NAND2(x, 1)
81 Vvdd1_3 z8 0 DC 'VDD'
82 Xnand2_k x z8 k vdd 0 nand2 size='size_nand2_k'
```

شکل 14- تعریف 3 گیت NAND2 برای استیج سوم مدار

خب حال تعریف 3 استیج مدار ما تموم شد همون طور که در صورت سوال گفته بود قراره ما تاخیر رو از گره A تا OUT اندازه بگیریم. در ادامه یک اینورتر هم در شکل داده شده است که در نت لیست تعریفش کردیم.

تصویر مربوط به کد این بخش رو میتونید در صفحه بعد مشاهده کنید.


```

*D:\vlsi vahdat\HWs&CAs\CA2_810103098\ca2.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.sp ca2.lis
86
87 * Step 7: n = NOT(out)
88 Xinv_n out n vdd 0 inverter size='size_inv_n'
89
90 * Transient analysis
91 .tran 1p 2n
92

```

شکل 15- تعریف اینورتر آخر در شکل مدار

2.4 بررسی صحت عملکرد مدار و اندازی گیری تاخیر

- ورودی‌های مدار طوری طراحی شده‌اند که با تغییر ورودی A مقادیر تمامی گره‌ها تغییر کند. با توجه به مقادیر محاسبه شده برای x و y در گام اول، با اعمال ضرایب محاسبه شده به اندازه‌ی گیت‌ها، یک بار مدار را شبیه‌سازی کرده و شکل موج خروجی را برای گره‌های مختلف گزارش نمایید و درستی عملکرد مدار را بررسی نمایید. همچنین برای گره‌ی خروجی تأخیر t_{rise} و t_{fall} را با دستور `measure` اندازه بگیرید و نتایج به دست آمده را گزارش کنید. (به بخش نکات مهم در آخرین صفحه دقت کنید) (۳۰٪)

در این بخش ابتدا به بررسی صحت عملکرد مدار با استفاده از شکل موج‌ها خواهیم پرداخت.

ابتدا یک شبیه‌سازی از نوع transient یا زمانی انجام می‌دهیم.

```


*D:\vlsi vahdat\HWs&CAs\CA2_810103098\ca2.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.sp ca2.lis
89
90 * Transient analysis
91 .tran 1p 2n
92

```

شکل 16- آنالیز از نوع transient (شبیه‌سازی)

خب همان‌طور که در تصویر بالا مشاهده می‌کنید یک آنالیز (شبیه‌سازی) از نوع زمانی به مدت 1ns و با step های 1ps انجام دادیم.


حال بعد از اجرا کردن فایل در نرم افزار HSPICE و گرفتن فایل خروجی به نام CA2.lis به بررسی شکل موج‌ها می‌پردازیم.



```
D:\vlsi vahdat\HWs&CAs\CA2_810103098\ca2.lis - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.sp ca2.lis
625
626      **** job concluded
627      *****
628      * full combinational circuit for ca2 - advanced vlsi
629
630      ***** job statistics summary tnom= 25.000 temp= 25.000 *****
631
632      ***** HSPICE Threads Information *****
633
```

شکل 17- پیام **job concluded** بعد از انجام شبیه سازی

نکته: برای اینکه خروجی شبیه سازی قابل نمایش در نرم افزار های دیگر برای رسم شکل موج شود دستور زیر را به انتهای فایل اضافه کردیم.




```
*D:\vlsi vahdat\HWs&CAs\CA2_810103098\ca2.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.sp ca2.lis
123 .option post=2
124
125 .end
```

شکل 18- کد نوشته شده برای خروجی قابل نمایش در سایر نرم افزارها

حال برای نمایش و رسم شکل موج ها از نرم افزار CosmosScope استفاده می‌کنیم.


رسم شکل موج خروجی های مدار:

بعد از شبیه سازی با باز کردن نرم افزار CosmosScope و سپس انتخاب فایل plotfile ایجاد شده با نام CA2.tr اقدام به اضافه کردن نودهای مختلف مدار برای رسم شکل موج می‌کنیم. نحوه اسم گذاری نودهای مختلف مدارها رو در مرحله قبلی تعریف نت لیست توضیح دادیم. در صفحه بعد می‌تونید تصویر مربوط به این موارد رو مشاهده کنید.




شکل 20- فایل **ca2.tr0** برای رسم شکل موج در **CosmosScope**

در زیر هم شکل موج های رسم شده رو میتونید مشاهده کنید:




شکل 19- شکل موج نودهای مدار در مسیر اصلی

1. همان طور که در شکل بالا دیده میشود اولین شکل موج از پایین مربوط به $V(a)$ میباشد که همان ولتاژ ورودی A در ورودی گیت NOR2 میباشد که از طریق تعریف یک پالس طبق مقادیر داده شده $rise\ time$ و $fall\ time$ در صورت سوال آن را ایجاد کردیم.
2. شکل موج بعدی مربوط به خروجی گیت NOR2 یا همان w است که زمانهایی که A مقدار 1 دارد خروجی صفر و زمانهایی که A مقدار صفر دارد خروجی w مقدار یک به خود میگیرد.



شکل 21- تصویر مربوط به بررسی لاجیک گیت اول بر اساس ورودی A


3. شکل موج بعدی که مشاهده میکنید مربوط به $V(x)$ میباشد که در واقع اسمی است که برای خروجی گیت NOR3 دوم در استیج دوم مدار گذاشتیم که در شکل زیر نیز مشخص شده است که این خروجی زمانی که w یا همان خروجی استیج اول (NOR2) برابر صفر باشد برابر یک بوده و زمانی که خروجی مرحله قبل برابر یک باشد برابر یک خواهد بود. این مورد هم در شکل موج خروجی در صفحه قبل قابل مشاهده میباشد.



شکل 22- تصویر مربوط به بررسی شکل موج خروجی گیت NOR3


4. در ادامه شکل موج مربوط به V_{out} قرار داده شده است که همان گره پایانی ماست که شکل موج از بالا یکی مونده به آخر میتونید آن را با اسم V_{out} در صفحه قبل مشاهده کنید.

گره out وقتی ورودی x گیت NAND2 یا همان خروجی مرحله قبل برابر با یک باشد برابر یا صفر و وقتی برابر با صفر باشد برابر با یک خواهد بود. که این مورد هم به درستی در شکل موج قابل مشاهده می باشد.



شکل 23- تصویر مربوط به گیت NAND2 با خروجی out

5. در نهایت شکل موج مربوط به خروجی اینورتر یا همان n قرار داده شده است که نات مقدار Vout می باشد.




شکل 24- تصویر مربوط به خروجی اینورتر

نکته مهم) تمامی توضیحاتی که داده شد مربوط به صحت عملکرد مدار در مسیر اصلی از A تا OUT بود که در 5 قسمت برای شکل موج ها به ترتیب از پایین به بالا می باشد. حال باید به بررسی سه نود یا همان گیت دیگر در مدار بپردازیم که در مسیر اصلی نیستن (off path)

اولین مورد از چپ به راست مربوط به خروجی گیت NOR2 یا همان i می باشد.

تصویر شکل موج این مورد رو به همراه شکل موج w که خروجی مرحله قبل است را در صفحه بعد مشاهده میکنید.




شکل 25- تصویر شکل موج $V(i)$ و شکل موج $V(w)$

همان طور که در تصویر بالا مشاهده میکنید این خروجی هم به درستی صحت عملکرد مدار را توصیف میکند و زمانی که خروجی مرحله قبل صفر باشد چون سایر ورودی های این گیت NOR3 برابر با صفر ثابت هستند پس خروجی یک میشود و وقتی ورودی یک باشه خروجی صفر میشود.

بررسی نوهای J , K در مدار:

حال به بررسی خروجی های k , z میپردازیم (خروجی NAND2 استیج 3 مدار) که ورودی متغیر آنها از خروجی مرحله قبل می آید که اسم آن را برابر با x گذاشته بودیم.

همان طور که در تصویر صفحه بعد مشاهده میکنید این شکل موج خروجی ها نشان میدهد که گیت های NAND2 مدار ما نیز عملکرد درستی دارند و از نظر لاجیک درست کار میکنند.



شکل 26- شکل موج مربوط به نودهای z و k مربوط به NAND2

حال که بررسی لاجیک مدار و کاکرد تک تک گیت های آن را چک کردیم نوبت به اندازه گیری تاخیر مدار میرسد.

محاسبه تاخیر Tfall و Trise برای گره خروجی:

در ابتدا همان طور که صورت سوال گفته شده است از دستور measure برای محاسبه تاخیرها استفاده میکنیم. در صورت سوال فقط خواسته شده است که تاخیر trise و tfall رو برای نود خروجی حساب کنیم ولی ما در اینجا تاخیر انتشار (propagation delay) رو هم برای نودهای مختلف اندازه گرفتیم.

```

D:\vlsi vahdat\HWS&CAs\CA2_810103098\ca2.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.sp ca2.lis
92
93 * Measurements for all nodes
94 .measure tran delay_w TRIG v(A) VAL='VDD/2' RISE=1 TARG v(w) VAL='VDD/2' FALL=1
95 .measure tran delay_i TRIG v(w) VAL='VDD/2' FALL=1 TARG v(i) VAL='VDD/2' RISE=1
96 .measure tran delay_x TRIG v(w) VAL='VDD/2' FALL=1 TARG v(x) VAL='VDD/2' RISE=1
97 .measure tran delay_j TRIG v(x) VAL='VDD/2' RISE=1 TARG v(j) VAL='VDD/2' FALL=1
98 .measure tran delay_out TRIG v(x) VAL='VDD/2' RISE=1 TARG v(out) VAL='VDD/2' FALL=1
99 .measure tran delay_k TRIG v(x) VAL='VDD/2' RISE=1 TARG v(k) VAL='VDD/2' FALL=1
100 .measure tran delay_n TRIG v(out) VAL='VDD/2' FALL=1 TARG v(n) VAL='VDD/2' RISE=1
101

```

شکل 27- کد اندازه گیری تاخیر انتشار برای تمام نودهای مدار

همان طور که قبلاً با تاخیر propagation delay آشنا شدیم منظور از این تاخیر محاسبه مدت زمانی است که از وقتی ورودی تغییر کرده (به $VDD/2$ رسیده) تا زمانی که خروجی تغییر کند و تغییر را در خروجی ببینیم (به $VDD/2$).

در ادامه تاخیر TRISE و TFALL رو برای نود خروجی اندازه گیری میکنیم که دقیقاً خواسته صورت سوال است. دقت شود تاخیر انتشار روی دو سیگنال ورودی و خروجی تعریف میشد ولی تاخیر TFALL و TRISE تنها روی یک سیگنال تعریف میشود و برابر با مدت زمانی است که از ولتاژ $0.1VDD$ به $0.9VDD$ برسیم (برای TRISE) برای TFALL بر عکس است.

```
D:\vlsi vahdat\HWS&CAs\CA2_810103098\ca2.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.sp ca2.lis
101
102 * Output node rise and fall time
103 .measure tran trise TRIG v(out) VAL='0.1*VDD' RISE=1 TARG v(out) VAL='0.9*VDD' RISE=1
104 .measure tran tfall TRIG v(out) VAL='0.9*VDD' FALL=1 TARG v(out) VAL='0.1*VDD' FALL=1
105 .measure tran tpd param='(trise+tfall)/2'
```

شکل 28- محاسبه tfall و trise برای گره خروجی مدار

برای اینکه دید بهتری نسبت به تاخیر کلی داشته باشیم میانگین این دو مورد رو هم به عنوان یک پارامتر اضافی بررسی کردیم.

بعد از انجام شبیه سازی خروجی های این تاخیر های خواسته شده را در زیر میتونید مشاهده کنید.

```
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.lis ca2.sp
614 trise= 24.4045p targ= 544.9133p trig= 520.5088p
615 tfall= 55.1858p targ= 76.0437p trig= 20.8578p
```


شکل 29- تاخیر های محاسبه شده برای TFALL و TRISE در فایل CA2.lis بعد از انجام شبیه سازی

محاسبه توان برای مدار داده شده:

```
D:\vlsi vahdat\HWS&CAs\CA2_810103098\ca2.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.lis ca2.sp
117
118 * Power measurement
119 .measure tran power avg power
```

شکل 30- کد نوشته شده در فایل CA2.sp برای محاسبه توان

خروجی توان بعد از انجام شبیه سازی:



```
D:\vlsi vahdat\HWs&CAs\CA2_810103098\ca2.lis - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.lis ca2.sp
624 power= 872.5312u from= 0. to= 2.0000n
625
626 ***** job concluded
627 *****
628 * full combinational circuit for ca2 - advanced vlsi
```

شکل 31- توان اندازه گیری شده برای مدار


همان طور که در تصویر بالا میبینید توان برای این مدار در حدود 872.5uW میباشد.

2.5 محاسبه تاخیر TFALL و TRISE پس از تغییر پارامتر اندازه گیت NOR3

- حال با ثابت نگه داشتن ابعاد تمامی گیت‌ها، پارامتر مربوط به اندازه‌ی گیت‌های NAND سه ورودی را با دستور alter تغییر دهید. این پارامتر را برای ۲۰ مقدار مختلف حول مقدار محاسبه شده‌ی بهینه در گام اول تغییر دهید و t_{rise} و t_{fall} برای سیگنال خروجی را برای هر مورد اندازه‌گیری نمایید. (۱۵٪)

همان طور که در صورت سوال نیز گفته شده است باید با استفاده از دستور alter، پارامتری که در ابتدا برای اسکیل کردن W/L ترانزیستورهای گیت NOR3 رو تغییر بدیم و برای 20 مقدار مختلف بررسی کنیم که چه تغییری در TFALL و TRISE نود خروجی میگذارد.

در ابتدا مثلاً اومدیم و سائز رو برابر با 7 گذاشتیم یعنی تمام سائزینگ ترانزیستورها در گیت NOR3 پایه در 7 ضرب بشن.



```
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.sp ca2.lis
119
120 * alter the size of NOR3
121 .alter
122 .param size_nor3 = 7
123 .tran 1p 2n
```

شکل 32- تغییر مقدار size_nor3 به 7 با دستور alter.

در صفحه بعد هم میتونید خروجی تاخیرها پس از شبیه سازی رو مشاهده کنید.


```

1246 *****
1247 * full combinational circuit for ca2 - advanced vlsi
1248
1249 ***** transient analysis tnom= 25.000 temp= 25.000 *****
1250 delay_w= 3.4458p targ= 8.4458p trig= 5.0000p
1251 delay_i= 4.9828p targ= 13.4286p trig= 8.4458p
1252 delay_x= 13.5454p targ= 21.9912p trig= 8.4458p
1253 delay_j= 4.7170p targ= 26.7082p trig= 21.9912p
1254 delay_out= 13.9813p targ= 35.9725p trig= 21.9912p
1255 delay_k= 5.6216p targ= 27.6128p trig= 21.9912p
1256 delay_n= 29.8626p targ= 65.8351p trig= 35.9725p
1257 trise= 23.6375p targ= 545.0260p trig= 521.3885p
1258 tfall= 50.8368p targ= 71.2464p trig= 20.4095p
1259 tpd= 37.2372p
1260 tpdr= 30.9725p targ= 35.9725p trig= 5.0000p
1261 tpdf= 19.7938p targ= 534.7938p trig= 515.0000p
1262 td_a_w= 3.4458p targ= 8.4458p trig= 5.0000p
1263 td_w_x= 13.5454p targ= 21.9912p trig= 8.4458p
1264 td_x_out= 13.9813p targ= 35.9725p trig= 21.9912p
1265 td_out_n= 29.8626p targ= 65.8351p trig= 35.9725p
1266 total_delay= 30.9725p
1267 power= 882.4394u from= 0. to= 2.0000n
1268
1269 ***** job concluded
1270 *****

```

شکل 33- خروجی تاخیرها پس از تغییر سایز با دستور Alter

همان طور که میبینید تاخیر trise و tfall نسبت به قبل کمتر شد.

برای trise از تاخیر 24.4ps به تاخیر 23.63 و برای tfall از تاخیر 55.18ps به تاخیر 50.83ps رسیدیم که قابل انتظار هم بود چون با افزایش W/L جریان دهی ترانزیستور و در نتیجه گیت بهتر میشود و تاخیر کاهش می‌یابد.

حال در قالب چند جدول به بررسی تفاوت تاخیر TFALL و TRISE پس از تغییر ابعاد ترانزیستور ها با دستور alter. میپردازیم.

جدول 1- مقایسه تاخیر گره خروجی با مقادیر 1 تا 5 برای اسکیل گیت NOR3

اسکیل سایز W/L گیت NOR3	تاخیر TRISE	تاخیر TFALL
1	50.7986ps	214.9936ps
2	31.7914ps	115.6634ps
3	27.2141ps	84.0726ps
4	24.5743ps	69.1753ps
5	24.4421ps	60.8979ps

جدول 2- مقایسه TFALL و TRISE گره خروجی به ازای تغییر پارامتر اسکیل گیت NOR3 با مقادیر 6 تا 10

اسکیل سایز W/L گیت NOR3	تاخیر TRISE	تاخیر TFALL
6	24.4045ps	55.1858ps
7	23.6375ps	50.8368ps
8	24.1042ps	47.7666ps
9	23.7833ps	45.3011ps
10	24.5818ps	43.4712ps

جدول 3- مقایسه تاخیر گره خروجی به ازای پارامتر از 11 تا 15 برای NOR3

اسکیل سایز W/L گیت NOR3	تاخیر TRISE	تاخیر TFALL
11	24.8819ps	42.0667ps
12	25.2587ps	40.9923ps
13	25.2814ps	40.1504ps
14	25.7616ps	39.4895ps
15	26.6279ps	38.8207ps

جدول 4- مقایسه تاخیر خروجی به ازای پارامتر های 16 تا 20

اسکیل سایز W/L گیت NOR3	تاخیر TRISE	تاخیر TFALL
16	27.1170ps	38.2261ps
17	26.9761ps	37.9881ps
18	28.0504ps	37.8284ps
19	28.1863ps	37.2764ps
20	28.8629ps	37.5448ps

همان طور که میبینید با افزایش سایز و اسکیل کردن ترانزیستورهای گیت NAND3 (W/L) مقدار تاخیر TFALL به شکل نزولی کاهش یافته است.

مقدار TRISE اما تا سایز اسکیل 7 کاهش یافته و سپس باز به شکل افزایشی در آمده است.

در مورد توان مصرفی هم با افزایش سایز و اسکیل کردن W/L ترانزیستورهای گیت NAND3 افزایش یافته است.

```

13727 td_w_x= 9.8078p targ= 21.0026p trig= 11.1948p
13728 td_x_out= 12.0553p targ= 33.0579p trig= 21.0026p
13729 td_out_n= 29.6200p targ= 62.6779p trig= 33.0579p
13730 total_delay= 28.0579p
13731 power= 1.0709m from= 0. to= 2.0000n

```

شکل 34- توان مصرفی برای اسکیل 20 برابر سایز W/L گیت NAND3

همان طور که مشاهده میشود با افزایش سایز ترانزیستورهای گیت مون توان مصرفی به شدت افزایش پیدا کرده است به طوری که از order حدود 800uW به 1.07mW رسیده است و تافزایش چشم گیری داشته است. در واقع با افزایش سایز ترانزیستور ها با اینکه جریاندی بهتر میشود و تاخیر کاهش می یابد اما توان مصرفی نیز افزایش خواهد داشت که مثلا در طراحی low power مطلوب ما نیست و این مورد در طول درس نیز مورد بررسی قرار گرفته بوده است.

گام سوم

گام سوم

- در این گام قصد داریم تأخیر کلی مدار (D) را به حداقل برسانیم. همانطور که در درس مشاهده نمودید، این کار با افزایش تعداد طبقات مدار با اینورتر امکان پذیر است. ابتدا مشخص کنید که برای رسیدن به کمترین تأخیر، به طور کلی به چند استیج نیاز است و بر اساس آن، ابعاد هر گیت را مشخص نمایید. (۱۵٪)

خب برای مشخص کردن این مورد باید از فرمولهایی که در درس مطرح شده اند استفاده کنیم.

در صفحه بعد میتونید محاسبات انجام شده برای این مورد رو مشاهده کنید.

CA2 نام سوم

نیازی به اضافه کردن inverter طبق فرمول رو بر رو

$$\hat{N} = \log F = \log_{2.59} 64 = 3.254 \approx 3$$

نیت

برای احتیاط $\hat{N} = 4$ را مابقی کنیم چون logic مدار رو به هم میریزه پس یک طبقه دیگه Inv اضافه میکنیم.

$$D = P_{logic} + (N-n)P_{inv} + N\sqrt{F} = 7 + 2 + 4 \times \sqrt{\frac{64}{2.59}} = \boxed{20.485}$$

تأخیر از ۱۹ بیشتر (تأخیر با ۳ stage) پس inv اضافه نمی‌کنیم.

طبق محاسبات انجام شده برا اساس path delay یا همان F که در مرحله قبلی حساب کرده بودیم و محاسبه تعداد طبقه برای تاخیر بهینه به عدد 3 رسیدیم که نشان میدهد نیازی به اضافه کردن اینورتر و طبقه اضافی نیست.

ولی برای اینکه این مورد رو به شکل عملی نیز ثابت کنیم ابتدا می‌یابیم و دو طبقه اینورتر به مدار اضافه میکنیم چرا به طبقه نه؟

چون لاجیک مدارمون رو عوض میکنه و ما نمی‌خواهیم که لاجیک و منطق مدارمون عوض بشه و در تلاش هستیم تا تعداد استیج‌ها برای کمینه کردن تاخیر رو بیابیم.

پس می‌ایم و 3 طبقه رو با 5 طبقه برای احتیاط مقایسه میکنیم که در محاسبات بالا نشان میدهد با اضافه کردن اینورترها و زیاد کردن استیج‌های مدار تاخیر بیشتر شد و همان 3 طبقه تاخیر کمینه رو به ما میدهد.

حال می‌ایم و همین مقایسه رو در نرم افزار HSPICE نیز انجام میدهم تا مطمئن شویم که محاسباتمون درست بوده است و به شکل عملی و شهودی نیز این مورد را ثابت کنیم.

```

D:\vlsi vahdat\HWS&CAs\CA2_810103098\ca2.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
change.log ca2.sp
79 * Step 6: k = NAND2(x, 1)
80 Vvdd1_3 z8 0 DC 'VDD'
81 Xnand2_k x z8 k vdd 0 nand2 size='size_nand2_k'
82
83 * Step 7: n1 = NOT(out)
84 Xinvs_n out n1 vdd 0 inverter size= 1
85
86 * Step 8: out2 = NOT(n1)
87 Xinvs_n2 out2 vdd 0 inverter size= 1
88

```

شکل 35- تعریف و اضافه کردن 2 اینورتر به مدار با سایز پایه

همان طور که میبینید ورودی اولین اینورتر همان گره out است و خروجی دومین اینورتر اضافه شده رو به نام out2 اسم گذاری کردیم و در measure هامونم هر جا out داشتیم جاش out2 قرار دادیم.

```

95 * Transient analysis
96 .tran 1p 2n
97
98 * Measurements for all nodes
99 .measure tran delay_w TRIG v(A) VAL='VDD/2' RISE=1 TARG v(w) VAL='VDD/2' FALL=1
100 .measure tran delay_i TRIG v(w) VAL='VDD/2' FALL=1 TARG v(i) VAL='VDD/2' RISE=1
101 .measure tran delay_x TRIG v(w) VAL='VDD/2' FALL=1 TARG v(x) VAL='VDD/2' RISE=1
102 .measure tran delay_j TRIG v(x) VAL='VDD/2' RISE=1 TARG v(j) VAL='VDD/2' FALL=1
103 .measure tran delay_out TRIG v(x) VAL='VDD/2' RISE=1 TARG v(out2) VAL='VDD/2' FALL=1
104 .measure tran delay_k TRIG v(x) VAL='VDD/2' RISE=1 TARG v(k) VAL='VDD/2' FALL=1
105 .measure tran delay_n TRIG v(out2) VAL='VDD/2' FALL=1 TARG v(n) VAL='VDD/2' RISE=1
106
107 * Output node rise and fall time
108 .measure tran trise TRIG v(out2) VAL='0.1*VDD' RISE=1 TARG v(out2) VAL='0.9*VDD' RISE=1
109 .measure tran tfall TRIG v(out2) VAL='0.9*VDD' FALL=1 TARG v(out2) VAL='0.1*VDD' FALL=1
110 .measure tran tpd param='(trise+tfall)/2'
111
112 * Total path delay
113 .measure tran tpdr TRIG v(A) VAL='VDD/2' RISE=1 TARG v(out2) VAL='VDD/2' FALL=1
114 .measure tran tpdf TRIG v(A) VAL='VDD/2' FALL=1 TARG v(out2) VAL='VDD/2' RISE=1
115
116 * Path delay components
117 .measure tran td_a_w TRIG v(A) VAL='VDD/2' RISE=1 TARG v(w) VAL='VDD/2' FALL=1
118 .measure tran td_w_x TRIG v(w) VAL='VDD/2' FALL=1 TARG v(x) VAL='VDD/2' RISE=1
119 .measure tran td_x_out TRIG v(x) VAL='VDD/2' RISE=1 TARG v(out2) VAL='VDD/2' FALL=1
120 .measure tran td_out_n TRIG v(out2) VAL='VDD/2' FALL=1 TARG v(n) VAL='VDD/2' RISE=1
121 .measure tran total_delay param='td_a_w+td_w_x+td_x_out'
122

```

شکل 36- اندازه گیری تاخیر با اضافه کردن دو اینورتر به مدار

- اینورترها را به مدار اضافه کنید و ابعاد گیت‌ها را نیز به مقادیر محاسبه شده تغییر دهید. برای گرهی خروجی تاخیر t_{rise} و t_{fall} را با دستور measure اندازه بگیرید و نتایج به دست آمده را گزارش کنید. (۱۵٪)

3.1 نتایج اضافه کردن دو طبقه اینورتر به مدار

خروجی ها بعد از اضافه کردن اینورتر:

```

603 * full combinational circuit for ca2 - advanced vlsi
604
605 ***** transient analysis tnom= 25.000 temp= 25.000 *****
606 delay_w= 3.1946p targ= 8.1946p trig= 5.0000p
607 delay_i= 4.8626p targ= 13.0573p trig= 8.1946p
608 delay_x= 15.1265p targ= 23.3211p trig= 8.1946p
609 delay_j= 4.5671p targ= 27.8883p trig= 23.3211p
610 delay_out= 41.2219p targ= 64.5430p trig= 23.3211p
611 delay_k= 6.2872p targ= 29.6083p trig= 23.3211p
612 delay_n= 35.5896p targ= 100.1326p trig= 64.5430p
613 trise= 97.0875p targ= 631.9955p trig= 534.9080p
614 tfall= 83.9840p targ= 121.0944p trig= 37.1104p
615 tpd= 90.5357p
616 tpdr= 59.5430p targ= 64.5430p trig= 5.0000p
617 tpdf= 48.2339p targ= 563.2339p trig= 515.0000p
618 td_a_w= 3.1946p targ= 8.1946p trig= 5.0000p
619 td_w_x= 15.1265p targ= 23.3211p trig= 8.1946p
620 td_x_out= 41.2219p targ= 64.5430p trig= 23.3211p
621 td_out_n= 35.5896p targ= 100.1326p trig= 64.5430p
622 total_delay= 59.5430p
623 power= 912.3366u from= 0. to= 2.0000n

```

شکل 37- تاخیر TFALL , TFALL پس از اضافه کردن اینورتر ها

خروجی ها قبل از اضافه کردن اینورتر:

```
600 *****
601 * full combinational circuit for ca2 - advanced vlsi
602
603 ***** transient analysis tnom= 25.000 temp= 25.000 *****
604 delay_w= 3.1947p targ= 8.1947p trig= 5.0000p
605 delay_i= 4.8626p targ= 13.0573p trig= 8.1947p
606 delay_x= 14.8946p targ= 23.0893p trig= 8.1947p
607 delay_j= 4.5257p targ= 27.6150p trig= 23.0893p
608 delay_out= 14.5242p targ= 37.6136p trig= 23.0893p
609 delay_k= 6.2345p targ= 29.3238p trig= 23.0893p
610 delay_n= 30.0836p targ= 67.6972p trig= 37.6136p
611 trise= 24.4045p targ= 544.9133p trig= 520.5088p
612 tfall= 55.1858p targ= 76.0437p trig= 20.8578p
613 tpd= 39.7952p
614 tpdr= 32.6136p targ= 37.6136p trig= 5.0000p
615 tpdf= 19.5755p targ= 534.5755p trig= 515.0000p
616 td_a_w= 3.1947p targ= 8.1947p trig= 5.0000p
617 td_w_x= 14.8946p targ= 23.0893p trig= 8.1947p
618 td_x_out= 14.5242p targ= 37.6136p trig= 23.0893p
619 td_out_n= 30.0836p targ= 67.6972p trig= 37.6136p
620 total_delay= 32.6136p
621 power= 872.5312u from= 0. to= 2.0000n
622
623 ***** job concluded
```

شکل 38- تاخیر TFALL و TRISE قبل از اضافه کردن اینورترها

همان طور که میبینید با اضافه کردن اینورتر ها به مدار تاخیر TFALL از 55.18ps به 83.98ps رسیده است همچنین تاخیر TRISE از 24.4ps به 97.08ps رسیده است.

همان طور که پیش تر نیز حساب کرده بودیم با اضافه کردن اینورتر ها و استیج های بیشتر به مدار تاخیر افزایش می یابد در اینجا هم چنین مقدار توان مصرفی هم از 872.53uW به 912.33uW افزایش یافته است.

البته در این مثال این شکلی شد ممکن بود همان طور که در مثالهای درس هم مشاهده کردیم با افزایش تعداد استیج ها و اضافه کردن اینورتر ها وضعیت تاخیر بهتر شود اما در این جا با استفاده از محاسباتی که انجام دادیم و شبیه سازی نهایی در HSPICE ثابت کردیم که اضافه کردن دو اینورتر تاخیر رو زیاد میکند.

نکته نهایی: تمام فایل های شبیه سازی به همراه این گزارش ضمیمه شده اند.

((پایان))