


۱- (۳۰٪) تابع زیر را در نظر بگیرید:

$$f = \overline{(A + B). (C + D.E)}$$

الف) شماتیک ترانزیستوری معادل تابع فوق را رسم کرده و در صورت وجود، یک مسیر اویلری برای آن مشخص کنید.

ب) Stick Diagram این تابع را رسم کنید.

۲- (۲۰٪) شکل زیر یک Threshold Gate را نشان می‌دهد. در این نوع گیت‌ها، خروجی یک تابع به حاصل جمع وزن‌دار ورودی‌ها وابسته است و زمانی که این حاصل جمع وزن‌دار از یک آستانه‌ی مشخص بیشتر شود، خروجی ۱ خواهد بود. به عبارت دیگر، این گیت‌ها تصمیم می‌گیرند که آیا مجموع وزن‌دار ورودی‌ها به یک مقدار خاص رسیده است یا خیر. این نوع گیت‌ها در طراحی مدارهای پیچیده و شبکه‌های عصبی دیجیتال کاربرد دارند.




گیت threshold با آستانه‌ی ۲ از سه ورودی A، B و C می‌تواند به صورت زیر تعریف شود:

$$f(A, B, C) = A + B + C \geq 2$$

در این گیت، خروجی برابر ۱ خواهد بود اگر تعداد ورودی‌های برابر ۱ در این گیت ۲ یا بیشتر باشد. در غیر این صورت خروجی صفر خواهد بود.

رابطه‌ی منطقی بولی (Boolean logic) مورد نیاز برای تولید f را بنویسید، شماتیک ترانزیستوری CMOS مربوطه را طراحی کنید و سپس Stick Diagram آن را رسم نمایید.

۳- (۴۰٪) تابع متناظر با Stick Diagram شکل زیر را استخراج کرده و شکل ترانزیستوری آن را رسم کنید.



۴- (۱۰٪) همان طور که در شکل زیر مشاهده می شود، ظرفیت خازنی واحد طول یک سیم، با کاهش نسبت عرض سیم به ضخامت دی الکتریک (W/T_{di}) به صورت یکنواخت کاهش نمی یابد، بلکه در نهایت به یک مقدار حدی همگرا می شود. علت این پدیده را توضیح دهید.

