


۱- تابع زیر را در نظر بگیرید:

$$f = \overline{(A + B) \cdot (C + D \cdot E)}$$


الف) شماتیک ترانزیستوری معادل تابع بالا را رسم کرده و در صورت وجود، یک مسیر اولیری برای آن مشخص کنید.

ب) Stick Diagram این تابع را رسم کنید.


پاسخ بخش الف و ب)




PUN:



PDN:



پ) مساحت آن را طبق ۱ تخمین بزنید.




عرض: 6
طول: 7

$$\text{Area} = (6 \times 8\lambda) \times (7 \times 8\lambda) = 2688\lambda^2$$

۲- شکل زیر یک Threshold Gate را نشان می دهد. در این گیت ها، خروجی یک تابع از مجموع وزن دار ورودی ها به دست می آید و زمانی که این مجموع از یک آستانه مشخص بیشتر می شود، خروجی ۱ خواهد بود. به عبارت دیگر، این گیت ها تصمیم می گیرند که آیا مجموع ورودی ها به یک

حد خاص رسیده است یا نه. این نوع گیت‌ها در طراحی مدارهای پیچیده و شبکه‌های عصبی دیجیتال کاربرد دارند.



گیت threshold با آستانه ۲ از سه ورودی A، B و C می‌تواند به صورت زیر تعریف شود:


$$f(A, B, C) = A + B + C > 2$$

در این گیت، خروجی برابر ۱ خواهد بود اگر تعداد ورودی‌های ۱ در این گیت ۲ یا بیشتر باشد. در غیر این صورت، خروجی ۰ خواهد بود.


شماتیک ترانزیستوری CMOS مربوطه را طراحی کرده و سپس Stick Diagram آن را رسم نمایید.

پاسخ: این مثال بخصوص، این گیت مانند یک majority gate عمل می‌کند پس ساختار ترانزیستوری آن بشکل زیر می‌باشد:


$$\text{maj}(A, B, C) = A \cdot B + B \cdot C + A \cdot C$$




۳- تابع متناظر با Stick Diagram شکل زیر را استخراج کرده و سپس شکل ترانزیستوری آن را رسم کنید. اندازه‌ی ترانزیستورها را طوری انتخاب کنید که تاخیر بالارونده و پایین‌رونده‌ی مدار برابر باشند.



پاسخ:




$$t_{PHL}: (1,1,0,0,0) \rightarrow (1,1,0,1,0)$$



$$t_{PHL} = \frac{R}{2}(4C) + R(10C + 2C + 12C + 6C + 6C) = 38RC$$

$$\text{if } \left(\frac{W}{L}\right)_p = \left(\frac{W}{L}\right)_n \rightarrow t_{PHL} = \frac{R}{2}(4C) + R(7C + 2C + 6C + 3C + 3C) = \boxed{23RC}$$

$$t_{PLH}: (1,1,0,1,0) \rightarrow (1,1,0,0,0)$$




$$t_{PLH} = \frac{R}{6}(6C) + \frac{R}{3}(12C + 6C) + \frac{R}{2}(10C + 4C + 2C) = 15RC$$

$$\text{if } \left(\frac{W}{L}\right)_p = \left(\frac{W}{L}\right)_n \rightarrow t_{PLH} = \frac{R}{3}(3C) + \frac{2R}{3}(6C + 3C) + R(7C + 4C + 2C) = \boxed{20RC}$$

$$\left(\frac{W}{L}\right)_p = 3 \text{ و } \left(\frac{W}{L}\right)_n = 2 \leftarrow \text{تقریباً دلیلهای برابر می شوند}$$

۴- همان طور که در شکل مشاهده می کنید، ظرفیت خازنی واحد طول (C_{p-p}) با کاهش نسبت عرض به ضخامت دی الکتریک (W_{di}/T) به صورت یکنواخت کاهش نمی یابد، بلکه در نهایت به یک مقدار حدی همگرا و موازی می شود. علت این پدیده را توضیح دهید.



پاسخ: علت این پدیده به وجود میدان های **fringing** برمی گردد. در یک خازن صفحه ای ایده آل، میدان الکتریکی بین صفحات به صورت یکنواخت و عمود بر سطح صفحات در نظر گرفته می شود، اما در ساختارهای واقعی، به ویژه زمانی که نسبت عرض به ضخامت دی الکتریک کاهش می یابد، میدان های الکتریکی از لبه های



صفحات به بیرون گسترش می‌یابند. این پدیده باعث می‌شود که حتی با کاهش عرض رسانا، همچنان یک مقدار قابل توجهی از میدان الکتریکی در فضای اطراف باقی بماند و در نتیجه ظرفیت خازنی به صورت یکنواخت کاهش نیابد. با رسیدن عرض به مقادیر کوچک، تأثیر میدان‌های کناری نسبت به میدان اصلی بیشتر شده و سهم قابل توجهی در مقدار کل ظرفیت خازن پیدا می‌کنند، به همین دلیل، ظرفیت خازنی به جای کاهش نامحدود، به یک مقدار حدی همگرا می‌شود.