




۱- (۲۰٪) در شبکه‌ی مقاومتی- خازنی زیر، تأخیر از گره‌ی S تا D با تخمین المور چقدر است؟



۲- (۱۵٪) فرض کنید یک گیت NAND سه‌ورودی با منطق CMOS پیاده‌سازی شده است. در این گیت، شبکه‌های بالابر و پایین‌بر طوری اندازه‌گذاری شده‌اند که میزان جریان‌دهی آن‌ها دو برابر شبکه‌ی پایین‌بر یک معکوس‌کننده‌ی پایه است. این گیت، سه گیت NAND مشابه با خودش را درایو می‌کند. با فرض اینکه مقدار ثابت زمانی معکوس‌کننده‌ی واحد برابر ۱۵ پیکوثانیه و $\mu_n = 2\mu_p$ باشد، ثابت زمانی واقعی این گیت را بر حسب پیکوثانیه به دست آورید.

۳- (۱۰٪) الف) در یک فرآیند ساخت، مقاومت مؤثر (effective resistance) ترانزیستورهای PMOS سه برابر ترانزیستورهای NMOS است. با توجه به ابعاد معکوس‌کننده‌ای که تأخیرهای صعودی و نزولی برابر دارد، logical effort گیت‌های NAND و NOR دو ورودی را محاسبه کنید.

ب) (۲۰٪) حالت الف) را برای زمانی که مقاومت مؤثر ترانزیستورهای PMOS، μ برابر NMOS است، تعمیم داده و logical effort گیت‌های NAND و NOR با k ورودی را به دست آورید و سپس کارایی این دو گیت را با افزایش μ مقایسه کنید (توضیح دهید که logical effort کدام یک بزرگتر می‌شود و استفاده از کدام گیت از نظر سرعت به صرفه‌تر است).

۴- (۱۵٪) یک مسیر منطقی با ۳ طبقه به گونه‌ای طراحی شده است که Effort delay هر طبقه به ترتیب ۱۲، ۶ و ۹ واحد تأخیر باشد. آیا می‌توان این طراحی را بهبود بخشید؟ بهترین تعداد طبقات برای این مسیر چند است؟ چه تغییراتی برای بهبود طراحی موجود پیشنهاد می‌کنید؟

۵- (۲۰٪) یک پد خروجی شامل زنجیره‌ای از معکوس‌کننده‌های متوالی بزرگ است تا ظرفیت خازنی بسیار زیاد خارج از تراشه را جریان‌دهی کند. اگر خازن ورودی اولین معکوس‌کننده در این زنجیره ۲۰ فمتوفاراد و بار خارج از تراشه ۱۰ پیکوفاراد باشد، چند معکوس‌کننده باید برای حداقل تأخیر

استفاده شود (و خروجی معکوس نشود)؟ این تأخیر را بر حسب τ (ثابت زمانی معکوس‌کننده‌ی پایه) تخمین بزنید.