

به نام خدا



دانشگاه تهران



دانشکده مهندسی برق و کامپیوتر

درس مدار های مجتمع خلی فشرده

تمرین دستی سوم

نام و نام خانوادگی	بهزاد جنتی	
شماره دانشجویی	810103098	
دکتر	شقایق وحدت	
تاریخ ارسال تمرین	1404/02/06	

فهرست

- پرسش 1. محاسبه تاخیر المور 1
- 1-1. صورت سوال 1
- 1-2. پاسخ سوال 1
- پرسش 2. محاسبه ثابت زمانی 1
- 2-1 صورت سوال: 1
- 2-2 پاسخ سوال: 2
- پرسش 3. محاسبه logical effort 3
- پرسش 4. بهبود طراحی 4
- 4-1 صورت سوال: 4
- 4-2 پاسخ سوال 5
- پرسش 5. تعداد inverter ایده آل برای مینیمم کردن تاخیر 5
- 5-1 صورت سوال: 5
- 5-2 پاسخ سوال: 5

شکل‌ها

شکل 1. عنوان تصویر نمونه.....**Error! Bookmark not defined.**

جدول‌ها

جدول 1. عنوان جدول نمونه **Error! Bookmark not defined.**

پرسش 1. محاسبه تاخیر المور

۱-۱. صورت سوال




دانشگاه مهندسی برق و کامپیوتر
نیمسال دوم ۱۴۰۳-۱۴۰۴

دانشگاه تهران
VLSI پیشرفته - دکتر وحدت
تمرین دستی سوم




۱- (۲۰٪) در شبکه‌ی مقاومتی-خازنی زیر، تأخیر از گره‌ی S تا D با تخمین المور چقدر است؟



۱-۲. پاسخ سوال

Subject :
Year . Month . Date . ()

۱. محاسبه تأخیر از گره S تا D در شبکه مقاومتی-خازنی داده شده با تخمین المور



نکته برای محاسبه این تأخیر ابتدا باید مسیر اصلی از S به D را مشخص کنیم - هم چنین این تأخیر از مجموع خازن‌ها در مقاومت مشترک مسیر SD به دست حاصل ضرب می‌آید

مثلاً برای خازن ۰.۳ff باید ضرب در مقاومت ۱۵Ω شود و نباید مقاومت ۵Ω را در نظر بگیریم چون روی مسیر اصلی نیست (فقط مقاومت مشترک روی مسیر اصلی)

Elmore Delay $T = 0.1ff(15\Omega) + 0.3ff(15\Omega) + 1.5ff(15\Omega) + 0.2ff(15 + 10) + 0.5ff(15 + 10 + 12) = 1.5 + 4.5 + 22.5 + 5 + 18.5 = 52.5fs$


پرسش 2. محاسبه ثابت زمانی

2-1 صورت سوال:


۲- (۱۵٪) فرض کنید یک گیت NAND سه ورودی با منطق CMOS پیاده‌سازی شده است. در این گیت، شبکه‌های بالابر و پایین‌بر طوری اندازه‌گذاری شده‌اند که میزان جریان‌دهی آن‌ها دو برابر شبکه‌ی پایین‌بر یک معکوس‌کننده‌ی پایه است. این گیت، سه گیت NAND مشابه با خودش را درایو می‌کند. با فرض اینکه مقدار ثابت زمانی معکوس‌کننده‌ی واحد برابر ۱۵ پیکوثانیه و $\mu_n = 2\mu_p$ باشد، ثابت زمانی واقعی این گیت را بر حسب پیکوثانیه به دست آورید.

2-2 پاسخ سوال:

۲۲٪ فرض $\mu_n = 2\mu_p$

inverter : 

سایرین ترانزیستورهای معکوس‌کننده پایه $\times 2$

گیت NAND سه ورودی: 

در بدترین حالت فقط یکی از مسیرهای شبکه بالابر وصل است پس $\frac{W}{L} = 4$ است.

برای محاسبه تأخیر نیاز است T_{PLH} و T_{PHL} را محاسبه کنیم

propagation delay low to high

بنده بالابر وصل باشد

وسیله برای محاسبه تأخیر واقعی از آن‌ها می‌توانیم بگیریم $t_{pd} = \frac{T_{PLH} + T_{PHL}}{2}$

که قبلاً هم می‌دانستیم. جای ضرایب ما برداریم و مقومت معادلش رو قرار بدیم پس

تأخیر المعبر رو برای هر دو حالت حساب کنیم.

برای حالت T_{PLH} باید بدترین حالت شبکه بالابر را در نظر بگیریم که زمانی رخ می‌دهد که فقط یک مسیر از V_{DD} به out داشته باشیم.

دائمه باشیم $\frac{2R}{K}$ شبکه بالابر $\frac{R}{K}$ پایین‌بر

نامی از ورودی‌ها $30C$ $18C$ $12C$ $12C$ $6C$

۳ NAND ای که درایو می‌کند

P4PCO

Subject : _____
Year. _____ Month. _____ Date. _____

① $T_{PLH} = \frac{R}{2} \times \frac{C}{2} = \frac{RC}{2}$

② $T_{PHL} = \frac{RC}{2} + \frac{RC}{2} + \frac{RC}{2} = \frac{3RC}{2}$

③ $t_{pd} = \frac{T_{PLH} + T_{PHL}}{2} = \frac{RC}{2} + \frac{3RC}{2} = 2RC$

④ $t_{pd} = 2RC = 2 \times 15 = 30 \text{ ns}$

⑤ $t_{pd} = 15 \text{ ns}$

⑥ $t_{pd} = 15 \text{ ns}$

⑦ $t_{pd} = 15 \text{ ns}$

⑧ $t_{pd} = 15 \text{ ns}$

⑨ $t_{pd} = 15 \text{ ns}$

⑩ $t_{pd} = 15 \text{ ns}$

⑪ $t_{pd} = 15 \text{ ns}$

⑫ $t_{pd} = 15 \text{ ns}$

⑬ $t_{pd} = 15 \text{ ns}$

⑭ $t_{pd} = 15 \text{ ns}$

⑮ $t_{pd} = 15 \text{ ns}$

⑯ $t_{pd} = 15 \text{ ns}$

⑰ $t_{pd} = 15 \text{ ns}$

⑱ $t_{pd} = 15 \text{ ns}$

⑲ $t_{pd} = 15 \text{ ns}$

⑳ $t_{pd} = 15 \text{ ns}$

㉑ $t_{pd} = 15 \text{ ns}$

㉒ $t_{pd} = 15 \text{ ns}$

㉓ $t_{pd} = 15 \text{ ns}$

㉔ $t_{pd} = 15 \text{ ns}$

㉕ $t_{pd} = 15 \text{ ns}$

㉖ $t_{pd} = 15 \text{ ns}$

㉗ $t_{pd} = 15 \text{ ns}$

㉘ $t_{pd} = 15 \text{ ns}$

㉙ $t_{pd} = 15 \text{ ns}$

㉚ $t_{pd} = 15 \text{ ns}$

㉛ $t_{pd} = 15 \text{ ns}$

㉜ $t_{pd} = 15 \text{ ns}$

㉝ $t_{pd} = 15 \text{ ns}$

㉞ $t_{pd} = 15 \text{ ns}$

㉟ $t_{pd} = 15 \text{ ns}$

㊱ $t_{pd} = 15 \text{ ns}$

㊲ $t_{pd} = 15 \text{ ns}$

㊳ $t_{pd} = 15 \text{ ns}$

㊴ $t_{pd} = 15 \text{ ns}$

㊵ $t_{pd} = 15 \text{ ns}$

㊶ $t_{pd} = 15 \text{ ns}$

㊷ $t_{pd} = 15 \text{ ns}$

㊸ $t_{pd} = 15 \text{ ns}$

㊹ $t_{pd} = 15 \text{ ns}$

㊺ $t_{pd} = 15 \text{ ns}$

㊻ $t_{pd} = 15 \text{ ns}$

㊼ $t_{pd} = 15 \text{ ns}$

㊽ $t_{pd} = 15 \text{ ns}$

㊾ $t_{pd} = 15 \text{ ns}$

㊿ $t_{pd} = 15 \text{ ns}$

پرسش 3. محاسبه logical effort

۳- (۱۰٪) الف) در یک فرآیند ساخت، مقاومت مؤثر (effective resistance) ترانزیستورهای PMOS سه برابر ترانزیستورهای NMOS است. با توجه به ابعاد معکوس کننده‌ای که تأخیرهای صعودی و نزولی برابر دارد، logical effort گیت‌های NAND و NOR دو ورودی را محاسبه کنید.

ج ۳ الف) مقاومت PMOS، ۳ برابر NMOS

تابع ساینده نیست $\rightarrow$ $g = \frac{\text{خازن ورودی گیت}}{\text{خازن معکوس کننده پایه}}$

با قدرت جریان دهی یکین


NOT: $g_{NOT} = \frac{4C}{4C} = 1$

NAND: $g_{NAND} = \frac{5C}{4C} = \frac{5}{4}$

NOR: $g_{NOR} = \frac{7C}{4C} = \frac{7}{4}$

P: $P = \frac{8}{4} = 2$

(۲۰٪) (ب) حالت (الف) را برای زمانی که مقاومت مؤثر ترانزیستورهای PMOS، μ برابر NMOS است، تعمیم داده و logical effort های NAND و NOR با k ورودی را به دست آورید و سپس کارایی این دو گیت را با افزایش μ مقایسه کنید (توضیح دهید که logical effort کدام یک بزرگتر می شود و استفاده از کدام گیت از نظر سرعت به صرفه تر است).



Subject :
Year. Month. Date. ()

$$g_{NAND} = \frac{(k + \mu)C}{(\mu + 1)C} = \frac{k + \mu}{\mu + 1}$$
 با توجه به اینکه با افزایش μ ، logical effort مربوط به گیت NOR با ضریب k رسد می کند به نظر می رسد که با بالا رفتن μ تأخیر گیت NOR بیشتر زیاد (رسد) می شود. بنابراین گیت NAND به لحاظ سرعت به صرفه تر است.

$$g_{NOR} = \frac{(k\mu + 1)C}{(\mu + 1)C} = \frac{k\mu + 1}{\mu + 1}$$
 با k ورودی

پرسش 4. بهبود طراحی

1-4 صورت سوال:

۴- (۱۵٪) یک مسیر منطقی با ۳ طبقه به گونه ای طراحی شده است که Effort delay هر طبقه به ترتیب ۱۲، ۶ و ۹ واحد تأخیر باشد. آیا می توان این طراحی را بهبود بخشید؟ بهترین تعداد طبقات برای این مسیر چند است؟ چه تغییراتی برای بهبود طراحی موجود پیشنهاد می کنید؟

4-2 پاسخ سوال

۴.۲.
$$\hat{N} = \log_{3.59} 4 = \log_{3.59} \frac{9 \times 9 \times 12}{3.59} = \ln \frac{948}{3.59} = 5.045$$

جواب بد است. با توجه به مقدار محاسبه شده برای $\hat{N}$ می توان این طراحی را بهبود داد، بهترین مقدار طبقه ۵ است و از آن جاکه این طراحی در حال حاضر ۳ طبقه دارد، با افزودن ۲ inverter (دو طبقه) در خروجی می توانیم تأخیر را بهینه کنیم. در ضمن در اینجا چون $N_{eff} + 1$ است هم اضافه کردن منطق مدار (فرهنگ) تغییر نمی کند و همه چیز خوب است.

در ضمن Effort Delay در طبقه هم برابر $\sqrt[5]{948}$ می باشد. طراحی نهایی

پرسش 5. تعداد inverter ایده آل برای مینیمم کردن تاخیر

1-5 صورت سوال:

۵- (۲۰٪) یک پد خروجی شامل زنجیره ای از معکوس کننده های متوالی بزرگ است تا ظرفیت خازنی بسیار زیاد خارج از تراشه را جریان دهی کند. اگر خازن ورودی اولین معکوس کننده در این زنجیره ۲۰ فمتوفاراد و بار خارج از تراشه ۱۰ پیکوفاراد باشد، چند معکوس کننده باید برای حداقل تأخیر

استفاده شود (و خروجی معکوس نشود)؟ این تأخیر را بر حسب τ (ثابت زمانی معکوس کننده ی پایه) تخمین بزنید.

2-5 پاسخ سوال:

۵.۲. تعداد سیاه آل inverter برای کمترین تأخیر معین P؟



$$D = p + \sum f_i$$

$$D = NP + \sum_{i=1}^N f_i$$

$$F = BGH = 1 \times 1 \times \frac{10 \times 10^{-12}}{20 \times 10^{-15}} = 500$$

branching $g_1, g_2, \dots$
 effort $\leftarrow$ on pass + off pass
 logical effort = 1

با توجه به مقادیر دست آمده کمترین تأخیر با ۵ طبقه inv می باشد و سی تعداد فرد inv منطبق با اعداد می باشد باید دو حالت ۴ طبقه و ۵ طبقه را حساب کنیم. بهترین حالت ۵ طبقه inverter است که تأخیر در حدود ۲۲,۹۰ در بر د.

$$\hat{N} = \log_{g_{r,eq}} F = \log_{r,eq} 500 = \frac{\ln 500}{\ln r,eq} = 4,1842$$

$$D = NP_{inv} + N(F)^{\frac{1}{N}}$$

① $N=4 \rightarrow D = 4 + 4 \times \sqrt[4]{500} = 22,91$

② $N=5 \rightarrow D = 5 + 5 \times \sqrt[5]{500} = 22,90 \checkmark$

((پایان))

