




۱- فرض کنید در مدار زیر مقاومت مسیره‌های بالارونده و پایین‌رونده در گیت‌ها یکسان هستند. سائز گیت‌ها متناسب با حالت پایه روی هر گیت مشخص شده است. خازن‌های نمایش داده شده در شکل نیز خازن‌های اضافی هستند که خازن مربوط به گیت‌ها در آنها لحاظ نشده‌اند. با توجه به این نکات، به سؤالات زیر پاسخ دهید:

الف) (۱۵٪) با فرض اینکه هر چهار ورودی مستقل بوده و احتمال صفر یا یک بودن هر کدام برابر ۰/۵ باشد، احتمال یک بودن و همچنین activity factor را برای تمام گره‌های مدار مشخص کنید.

ب) (۱۵٪) با فرض اینکه این مدار در فرکانس f کار می‌کند، توان switching مربوط به این مدار را به دست آورید. خازن را برای inverter پایه برابر $3C$ و ولتاژ منابع موجود در تمامی گیت‌ها را برابر V_{DD} در نظر بگیرید.




۲- (۲۵٪) یکی از روش‌های power gating استفاده از ترانزیستورهای PMOS به عنوان سوئیچ است. فرض کنید حداکثر توان مصرفی مدار زیر در حالتی که سیگنال sleep برابر صفر است، $20\mu W$ باشد و یک ترانزیستور PMOS با مشخصات زیر برای power gating قرار داده شده باشد. با توجه به این نکات، نسبت $\frac{W}{L}$ این ترانزیستور باید چقدر باشد تا حداکثر افت ولتاژ بر روی سوئیچ برابر ۵ درصد مقدار V_{DD} باشد؟

$$k_p = 30 \frac{\mu A}{V^2}$$

$$V_{tp} = -0.4 V$$

$$\lambda = -0.1 V^{-1}$$



۳- (۲۵٪) تعداد 10^5 گیت منطقی در یک تراشه موجود است. ۸۰ درصد از این گیت‌ها با ساختار Static CMOS ساخته شده‌اند و ۲۰ درصد آنها از ساختار Pseudo NMOS استفاده می‌کنند؛ به صورتی که در مدار بالارونده‌ی آنها یک ترانزیستور PMOS قرار داده شده است که گیت آن به زمین متصل است. با فرض اینکه در ۵۰ درصد مواقع مسیر پایین‌رونده‌ی تمامی گیت‌ها متصل باشد و اینکه $rise\ time$ و $fall\ time$ سیگنال‌های ورودی ناچیز باشند، توان استاتیک اتصال کوتاه این سیستم چقدر است؟ نکته: در گیت‌های دارای ساختار Pseudo NMOS زمانی که مسیر پایین‌رونده متصل می‌شود، فرض می‌کنیم ترانزیستور PMOS مسیر بالارونده در ناحیه‌ی اشباع فعالیت می‌کند.

$$k_p = 10 \frac{\mu A}{V^2}$$

$$V_{tp} = -1\ V$$

$$VDD = 2\ V$$

۴- شکل زیر مدار مربوط به یک بافر را نشان می‌دهد. در این بافر حفظ پلاریته‌ی ورودی اهمیت ندارد؛ به این معنی که خروجی می‌تواند مکمل ورودی باشد (تعداد اینورترها می‌تواند فرد یا زوج باشد). در این بافر همیشه سائز اینورتر اول به گونه‌ای است که خازن ورودی آن 1C است. همچنین می‌دانیم خازن خروجی کل بافر برابر 64C است. به این ترتیب در شکل زیر، مقادیری که بر روی هر گیت نمایش داده شده است بیان‌کننده‌ی خازن ورودی آنهاست. در این مسئله می‌خواهیم تعداد stageها و سائز هرطبقه را به گونه‌ای تعیین کنیم که تأخیر این بافر کمتر از 20τ (۲۰ برابر تأخیر اینورتر پایه) باشد و همچنین کمترین توان مصرفی را داشته باشیم. با توجه به این نکات، به سؤالات زیر پاسخ دهید:

الف) (۲۵٪) به ازای چند stage، تأخیر بافر می‌تواند از 20τ کمتر باشد؟ اگر به ازای تعداد متفاوتی

از stageها این امکان وجود دارد، کدام یک برای این مسئله بهترین انتخاب است و چرا؟

ب) (۱۰٪) حال که تعداد stageها مشخص شد، پارامتر x_i اینورترها را به گونه‌ای تعیین کنید که

هم تأخیر کمتر از 20τ شود و هم توان مصرفی به کمترین حالت ممکن برسد.

