

به نام خدا



دانشگاه تهران



دانشکده مهندسی برق و کامپیوتر

درس مدار های مجتمع خلی فشرده

تمرین دستی چهارم

نام و نام خانوادگی	بهزاد جنتی
شماره دانشجویی	810103098
استاد	دکتر شقایق وحدت
ترم	بهار 1404
مهلت ارسال پاسخ	1404.02.20

فهرست

- پرسش 1. محاسبه activity factor و توان switching 2
- 1-1. صورت تمرین اول 2
- پرسش 2 - محاسبه W/L در روش power gating 4
- 1-2. صورت تمرین دوم 4
- پرسش 3 - ساختار Pseudo NMOS 5
- 1-3. صورت تمرین سوم 5
- پرسش 4 - محاسبه تعداد stage برای کمینه شدن تاخیر و توان 6
- 1-4. صورت تمرین چهارم 6

شکل‌ها

شکل 1. عنوان تصویر نمونه.....**Error! Bookmark not defined.**

جدول‌ها

جدول 1. عنوان جدول نمونه**Error! Bookmark not defined.**


پرسش 1. محاسبه activity factor و توان switching

۱-۱. صورت تمرین اول



ب) (۱۵٪) با فرض اینکه این مدار در فرکانس f کار می‌کند، توان switching مربوط به این مدار را به دست آورید. خازن را برای inverter پایه برابر $3C$ و ولتاژ منابع موجود در تمامی گیت‌ها را برابر V_{DD} در نظر بگیرید.

پاسخ تمرین:



ادامه پاسخ سوال 1:

Year. Month. Date. ()

$$P_{X_3} = P_{NOR} = (1 - \frac{1}{4}) (1 - \frac{1}{4}) = \frac{1}{4} \rightarrow \alpha_{X_3} = \frac{1}{4} \times \frac{4}{4} = \frac{1}{4}$$

تا اینجا مقادیری که محاسبه کردیم ورودی هستند. لزوم بودن، در ادامه چون X_3 NOR است، ورودی‌ها به هم وابسته هستند. باید ابتدا جدول درستی بگیریم و احتمال پیدا شدن خروجی این تیت رو بررسی کنیم.

P	A	B	C	D	X_2	X_3	X_4
0	0	0	0	0	1	0	0
1	0	0	0	1	1	0	0
2	0	0	1	0	1	0	0
3	0	0	1	1	1	0	0
4	0	1	0	0	0	0	1
5	0	1	0	1	0	0	0
6	0	1	1	0	0	0	1
7	0	1	1	1	0	0	0
8	1	0	0	0	1	1	0
9	1	0	0	1	1	1	0
10	1	0	1	0	1	0	0
11	1	0	1	1	1	0	0
12	1	1	0	0	1	1	0
13	1	1	0	1	1	1	0
14	1	1	1	0	1	0	0
15	1	1	1	1	1	0	0

برای X_4 ، احتمال پیدا شدن خروجی در دو حالت که در جدول می بینید میرسد که چون احتمال هر کدام از خروجی‌ها (ورودی‌های A و B) و هر حالت در جدول

برابر است پس:

$$P_{X_4} = \frac{2}{16} = \frac{1}{8} \rightarrow \alpha_{X_4} = \frac{1}{8} \times \frac{8}{4} = \frac{1}{4}$$

پس به برای X_5 :


$$P_{X_5} = 1 - P_{X_4} = \frac{7}{8} \rightarrow \alpha_{X_5} = \frac{7}{8} \times \frac{1}{4} = \frac{7}{32}$$

زمانی که P_{X_5} پیدا شد خروجی X_5 یک می شود.

$$P_{X_1} = \frac{1}{4} \rightarrow \alpha_{X_1} = \frac{1}{4} \times \frac{1}{4} = \frac{1}{16}$$

(ب) توان switching مدار: $\alpha = \frac{1}{4} \rightarrow P_{switching} = \alpha C V_{DD}^2 f = \frac{1}{4} \times (3C) V_{DD}^2 f$

NAND 2-input)



$$\alpha = \frac{5}{16} \rightarrow$$

$$P_{switching} = \frac{5}{16} \times 4 X_p C V_{DD}^2 f = \frac{5}{4} \times (4 X_p C) V_{DD}^2 f$$

NOR2-input =

$$\alpha = \frac{r}{19} \rightarrow P_{\text{switching}} = \frac{r}{19} \times (4 \times r \times C) V_{DD}^2 f$$

NOR3-input =

$$\alpha = \frac{r}{9f} \rightarrow P_{\text{switching}} = \frac{r}{9f} \times (9 \times r \times C + 10 \times C) V_{DD}^2 f$$

$$P_{\text{switching}} = \frac{r}{3f} \times (3 \times r \times C + 12 \times C) V_{DD}^2 f$$

$$P_{\text{switching}} = \left(\frac{r}{f} + \frac{9}{\lambda} \times r + \frac{9}{\lambda} \times r + \frac{9r}{9f} \times r + \frac{V_0}{9f} + \frac{r1}{9f} \times r + \frac{r1}{19} \right) C V_{DD}^2 f$$

پرسش ۲ - محاسبه W/L در روش power gating


۱-۲. صورت تمرین دوم

۲- (۲۵٪) یکی از روش‌های power gating استفاده از ترانزیستورهای PMOS به عنوان سوئیچ است. فرض کنید حداکثر توان مصرفی مدار زیر در حالتی که سیگنال sleep برابر صفر است، $20 \mu W$ باشد و یک ترانزیستور PMOS با مشخصات زیر برای power gating قرار داده شده باشد. با توجه به این نکات، نسبت $\frac{W}{L}$ این ترانزیستور باید چقدر باشد تا حداکثر افت ولتاژ بر روی سوئیچ برابر ۵ درصد مقدار VDD باشد؟

$$k_p = 30 \frac{\mu A}{V^2}$$

$$V_{tp} = -0.4 V$$

$$\lambda = -0.1 V^{-1}$$



پاسخ تمرین:

ج ۲. فرمول جریان خطی (triode) برای pmos:

$$I_D = \underbrace{\mu_p C_{ox}}_{k_p} \frac{W}{L} \left[(V_{SG} - |V_{th}|) V_{SD} - \frac{1}{2} V_{SD}^2 \right] (1 + \lambda V_{SD})$$

triode

چند ترین شرایط برای pmos:

$$V_{SD} \geq V_{SG} - |V_{th}| \quad 1,8 - 0 - |-0,4| = 1,4$$

یعنی $0,95 \times 1,8 \geq 1,4 \rightarrow 1,71 \geq 1,4$

پس از فرمول جریان در حالت اشباع استفاده می کنیم:

$$I_D = k_p \times \frac{W}{L} \times \frac{1}{2} (V_{SG} - |V_{th}|)^2 (1 + \lambda V_{SD}) \quad \text{saturation}$$

$$P = \Delta V I_D = (V_{DD} - 0,05 V_{DD}) I_D = 20 \mu W$$

$$\rightarrow 0,95 \times 1,8 \times I_D = 20 \mu W \rightarrow I_D = 11,49 \mu A$$

P4PCO

Scanned with CamScanner

Subject: _____
Year, Month, Date, ()

$$I_D = k_p \frac{W}{L} (1,8 - 0,4)^2 (1 + 0,1 \times 0,95 \times 1,8) = 20 \times \frac{W}{L} \times 1,94 (0,171) = 11,49$$

$$\rightarrow \frac{W}{L} = 1,143$$

پرسش ۳ - ساختار Pseudo NMOS

۳-۱. صورت تمرین سوم

۳- (۲۵٪) تعداد 10^5 گیت منطقی در یک تراشه موجود است. ۸۰ درصد از این گیت ها با ساختار Static CMOS ساخته شده اند و ۲۰ درصد آنها از ساختار Pseudo NMOS استفاده می کنند؛ به صورتی که در مدار بالا رونده ی آنها یک ترانزیستور PMOS قرار داده شده است که گیت آن به زمین متصل است. با فرض اینکه در ۵۰ درصد مواقع مسیر پایین رونده ی تمامی گیت ها متصل باشد و اینکه $rise\ time$ و $fall\ time$ سیگنال های ورودی ناچیز باشند، توان استاتیک اتصال کوتاه این سیستم چقدر است؟ نکته: در گیت های دارای ساختار Pseudo NMOS زمانی که مسیر پایین رونده متصل می شود، فرض می کنیم ترانزیستور PMOS مسیر بالا رونده در ناحیه ی اشباع فعالیت می کند.

$$k_p = 10 \frac{\mu A}{V^2}$$

$$V_{tp} = -1 V$$

$$V_{DD} = 2 V$$

پاسخ تمرین:

$$\begin{aligned} \text{Pseudo NMOS} \text{ تعدادیت} &= 0.2 \times 10^5 = 2 \times 10^4 \quad (3.2) \\ P_{\text{static}} &= V_{DD} I_D = 2 \times k_p \times \frac{1}{2} (V_{SG} - V_{th1})^2 = 10 \times (2 - 1)^2 = 10 \mu W \\ P_{\text{static_Total}} &= 10 \mu W \times 2 \times 10^4 \times 0.5 = 10^5 \times 10^{-6} W = 0.1 W \\ \frac{0.1}{10} &= \frac{0.1}{10} \approx 0.01 \end{aligned}$$

پرسش ۴ - محاسبه تعداد stage برای کمینه شدن تاخیر و توان


۴-۱. صورت تمرین چهارم

۴- شکل زیر مدار مربوط به یک بافر را نشان می‌دهد. در این بافر حفظ پلاریته‌ی ورودی اهمیت ندارد؛ به این معنی که خروجی می‌تواند مکمل ورودی باشد (تعداد اینورترها می‌تواند فرد یا زوج باشد). در این بافر همیشه سائز اینورتر اول به گونه‌ای است که خازن ورودی آن $1C$ است. همچنین می‌دانیم خازن خروجی کل بافر برابر $64C$ است. به این ترتیب در شکل زیر، مقادیری که بر روی هر گیت نمایش داده شده است بیان‌کننده‌ی خازن ورودی آنهاست. در این مسئله می‌خواهیم تعداد stageها و سائز هر طبقه را به گونه‌ای تعیین کنیم که تأخیر این بافر کمتر از 20τ (۲۰ برابر تأخیر اینورتر پایه) باشد و همچنین کمترین توان مصرفی را داشته باشیم. با توجه به این نکات، به سؤالات زیر پاسخ دهید:

الف) (۲۵٪) به ازای چند stage، تأخیر بافر می‌تواند از 20τ کمتر باشد؟ اگر به ازای تعداد متفاوتی از stageها این امکان وجود دارد، کدام یک برای این مسئله بهترین انتخاب است و چرا؟
ب) (۱۰٪) حال که تعداد stageها مشخص شد، پارامتر x_i اینورترها را به گونه‌ای تعیین کنید که هم تأخیر کمتر از 20τ شود و هم توان مصرفی به کمترین حالت ممکن برسد.



پاسخ این تمرین رو میتونید در صفحه بعد مشاهده کنید:



(۴ع)

$$F = BGH = 1 \times 1 \times \frac{4f}{1c} = 4f$$

(الف)

$$N = \log_{2.59} F = \log_{2.59} 4f = 3.25$$

$$D_N = \sum_{i=1}^N P_i + \sum_{i=1}^N f_i = N + \sum_{i=1}^N f_i$$

$$N=3 \rightarrow D = 3 + 3\sqrt[3]{4f} = 15$$

$$N=2 \rightarrow D = 2 + 2\sqrt[2]{4f} = 18$$

$$N=4 \rightarrow D = 4 + 4\sqrt[4]{4f} = 15.31$$

$$N=5 \rightarrow D = 5 + 5\sqrt[5]{4f} = 14.48$$

$$N=6 \rightarrow D = 6 + 6\sqrt[6]{4f} = 18$$

$$N=7 \rightarrow D = 7 + 7\sqrt[7]{4f} = 19.48$$

$$N=8 \rightarrow D = 8 + 8\sqrt[8]{4f} = 21.45 \times$$

بیشتر از ۲۰ شد.

باتوجه به مقداربردست آمده روبرو تعداد stage های توی از ۲ تا ۷ باشد همان طور که می بینید در تمامی این حالت ها تغییر همان طور که در صورت سوال نیز خواسته شده بود از ۲۰ کمتر است.


(ب) حال بایستی توان مصرفی رو (Dynamic) برای هر حالت صاب کنیم

$$N=2 \rightarrow \hat{P} = \sqrt{4f} = 8$$

از $N=2$ ←


$$f_1 = 8 = g_1 h_1 = 1 \times h_1 \rightarrow h_1 = 8$$

$$\frac{x_1}{1c} = 8 \rightarrow x_1 = 8c$$



P4PCO

Subject: _____
Year. Month. Date. ()



خازن ورودی و خازن خروجی پارازیتی معکوس نشده برابرند

بنابراین محاسبه توان دینامیک در این حالت داریم:


$$P_{Dynamic} = (1 + 1 + 4f) \alpha C V_{DD}^2 f$$

برای

$N=3$:

$$N=3 \rightarrow \hat{P} = \sqrt[3]{4f} = f \quad f_1 = g_1 \times h_1 \rightarrow f = 1 \times h_1 \rightarrow h_1 = f$$

$$\frac{x_1}{1c} = f \rightarrow x_1 = f$$



$$f_r = g_r \times h_r \rightarrow f = 1 \times h_r \rightarrow h_r = f$$

$$\frac{x_r}{f_c} = f \rightarrow x_r = f_c$$

