


۱- ساختار زیر را در نظر بگیرید:



شکل ۱

فرض کنید بلوک مدار ترکیبی رابطه‌ی زیر را پیاده‌سازی می‌کند:

$$D_2 = \overline{(Q_1 \cdot A) + (B \cdot C)}$$

الف) ساختار ترانزیستوری مدار ترکیبی را رسم کرده و بیشترین تأخیر آن را با استفاده از تقریب المور به دست آورید. (مقادیر مقاومت و خازن یک ترانزیستور NMOS با $\frac{W}{L} = 1$ را به ترتیب برابر $1 \text{ K}\Omega$ و 10 fF در نظر بگیرید). ابعاد ترانزیستورها را به گونه‌ای تعیین کنید که مقاومت شاخه‌های بالابر و پایین‌بر آن برابر و مشابه معکوس‌کننده‌ی پایه باشند. برای تقریب خازن‌ها، فرض کنید نواحی دیفیوژن‌ها مجزا است و از تأخیر شارژ-دشارژ شدن خازن‌های گره‌های میانی صرف نظر کنید.


ب) اگر بلوک‌های F1 و F2 رجیستر باشند (از نوع positive edge-triggered)، کمترین مقدار دوره‌ی تناوب مجاز سیگنال کلاک چقدر است؟

پ) اگر بلوک‌های F1 و F2 Latch باشند (از نوع positive و F2 از نوع negative)، کمترین مقدار دوره‌ی تناوب مجاز سیگنال کلاک چقدر است؟ فرض کنید ورودی‌های F1، پیش از لبه‌ی بالارونده‌ی کلاک تولید شده‌اند.

* برای محاسبه‌ی دوره‌ی تناوب از جدول زیر استفاده نمایید (مقادیر بر حسب پیکوثانیه هستند):

	t_{setup}	t_{hold}	t_{pcq}	t_{pdq}	t_{ccq}
FF	40	20	45	-	30
Latch	30	20	35	60	30

۲- ساختار زیر را در نظر بگیرید:



شکل ۲

همچنین سیگنال CLK1 به صورت زیر است:



الف) فرض کنید مجموع تأخیرهای بلوک‌های CLB_A و CLB_B، 100 ps باشد. در صورتی که L2 Latch وجود نداشته باشد و $CLK1 = \sim CLK3$ باشد، بیشترین فرکانس کاری مدار را محاسبه کنید (از تأخیر معکوس شدن CLK1 برای تولید CLK3 صرف نظر کنید و فرض کنید ورودی In پیش از لبه‌ی بالارونده‌ی کلاک تعیین شده است).

ب) اگر $t_{pd,A} = 30 ps$ و $t_{pd,B} = 70 ps$ باشد و L2 Latch در مدار وجود داشته باشد، بیشترین فرکانس کاری مدار را به دست آورید. مقدار time borrowing و latch ای که زمان را قرض می‌گیرد را (در صورت وجود) مشخص کنید ($CLK1 = CLK3$ و $CLK2 = \sim CLK1$ است و از تأخیر معکوس شدن CLK1 برای تولید CLK2 صرف نظر کنید).

پ) مورد (ب) را برای حالتی که $t_{pd,A} = 70 ps$ و $t_{pd,B} = 30 ps$ باشد تکرار کنید.

ت) مورد (ب) را برای حالتی که $t_{pd,A} = t_{pd,B} = 50 ps$ باشد تکرار کنید. در این حالت time borrowing از طرف کدام Latch است؟ (در صورت وجود)

ث) مورد (ب) را برای حالتی که $t_{pd,A} = 20 ps$ و $t_{pd,B} = 80 ps$ باشد تکرار کنید.

ج) مورد (ب) را برای حالتی که $t_{pd,A} = 80 ps$ و $t_{pd,B} = 20 ps$ باشد تکرار کنید.

چ) نتایج قسمت‌های (ب) تا (ج) را با هم مقایسه کنید. چه نتیجه‌ای می‌گیرید؟

* برای محاسبه‌ی تأخیرها از جدول زیر استفاده نمایید (مقادیر بر حسب پیکوثانیه هستند):

	t_{setup}	t_{hold}	t_{pcq}	t_{pdq}	t_{ccq}
Latch	30	20	35	60	30