



نام و نام خانوادگی = یحیٰ زاده جنتی شماره دانشجویی = ۸۱.۱.۲۰۹۸ تمرین دستی پنجم مدارهای مجتمع ختبی فدره



ج ۱) سافت‌ویر زیر را در نظر بگیرید:
(الف)


$$D_2 = (Q_1 \cdot A) + (B \cdot C)$$

فاندن مدار ترکیبی طبق داده‌ی سؤال:
حال با برداشتن عبارت زیر Not می‌یابیم و شبه پایین‌تر را رسم کرده و در ادامه شماتیک ختبی داده شده را رسم می‌کنیم.



شماتیک مدار ترکیبی داده شده:

inverter $\approx \frac{1}{2}$:



$$l = \frac{\omega}{C} \text{ با } Nmos$$

$$\text{مقاومت} = 1 \text{ k}\Omega = 10^3 \Omega$$

$$\text{خازن} = 10 \text{ pF} = 10 \times 10^{-12} \text{ F}$$

$$t_{pd} = \frac{t_{PLH} + t_{PHL}}{2}$$

فرمول محاسبه تأخیر propagation

نکته: برای محاسبه تأخیر propagation باید به‌یاد داشتیم و بدین حالت رو در نظر بگیریم و در شبه بالا به‌یاد داشتیم حالت این است که فقط دو ترانزیستور روشن باشند.

$$t_{pd} = \frac{t_{PLH} + t_{PHL}}{2} = \frac{19 \text{ RC} + 14 \text{ RC}}{2}$$

$$\frac{30 \text{ RC}}{2} = 15 \text{ RC}$$

$$\rightarrow 15 \times 10^{-12} \times 10^3 = 150 \text{ ps}$$

نکته: ساینده ترانزیستورهای شبه بالا بر و پایین بر و طوری تعیین می‌کنیم که برابر اینورتر پایه باشد.

از طرفی برای شبه بالا بر:

ارتباط ظرفیت خازن با ساینده $CK =$

$$\frac{2R}{K} = \sim \sim \text{مقاومت}$$

برای شبه پایین‌تر:

ظرفیت خازن با ساینده $CK =$

$$\frac{R}{K} = \sim \sim \text{مقاومت}$$

حال باید با تقریب سرعت تأخیر شبه پایین‌تر و بالا بر را صاب کنیم:



تأخیر t_{PLH} : (تأخیر بالا بر)

فرقی = دفریشن جزا

$$t_{PLH} = \frac{1}{2} C \left(\frac{R}{K} \right) + 12 \text{ RC} = 19 \text{ RC}$$

تأخیر t_{PHL} : (تأخیر پایین‌تر)

$$t_{PHL} = \frac{1}{2} C \left(\frac{R}{K} \right) + 12 \text{ RC} = 14 \text{ RC}$$






(ب) از قیمت قبل $t_{pd} = 15 \text{ ps}$

فرضی = هر دو F_1 و F_2 رصبت
هستن و clk پوسدج

	t_{setup}	t_{hold}	t_{pcq}	t_{pdq}	t_{ccq}
FF	f_0	2_0	2_5	-	3_0
Latch	2_0	2_0	2_5	4_0	3_0

با بدست آوردن $Max \text{ delay constraint}$ در واقع مقدار کمینه دوره تناوب T_c بدست می آید.



$Max \text{ delay constraint} =$


$$T_c \geq t_{pcq} + t_{pd} + t_{setup}$$

$$T_c \geq 2_5 + 1_5 + 2_0 = 2_3 \text{ ps}$$

$$\boxed{T_c \geq 2_3 \text{ ps}}$$

کلاک برای حالتی که هر دو FF را رصبت بایستی و هر دو clk پوسدج بایستی از 2_3 پیوسته کمترین شود.

آماره شده است.
در ورودی شما اینجا



(پ) حالا اگر هر دو FF از نوع Latch وادی پوسدج و ورودی با negedge کلاک کار کند:
الروودی قبل از لبه مثبت کلاک آماره شده باشد:

$$\frac{t_c}{2} \geq t_{pcq} + t_{pd} + t_{setup}$$

$$2_5 + 1_5 + 2_0 = 2_1 \text{ ps}$$

$$\frac{t_c}{2} \geq 2_1 \rightarrow t_c \geq 1_0 \text{ ps}$$

(فرضی ۱)

توی حالت هر دو FF از نوع Latch همان طور که مشاهده می کنید نوشتیم استفاده بیش تری داشته باشیم و t_c کمتری بدست آوریم

از قبل می دانیم هر قدر T_c $\uparrow$ و بالایی $\downarrow$ و بالایی $\downarrow$ و بالایی $\uparrow$


$$T \propto \frac{1}{f}$$

$$T = \frac{1}{f}$$

فرکانس کاری مدار

میدانیم حالت فرکانس کاری مدار نسبت به قیمت ب که تمام رصبت بود افزایش یافت.

در بدترین حالت (ورودی سر negedge آخرین زمان نمونه برداری آماره شود):




$$t_c \geq 2_5 + 1_5 + 2_0 = 2_1 \text{ ps}$$


(فرضی ۲)

نکته: در بدترین حالت باز هم در حالت تمام رصبت بایستی.


ما همان طور که قبلاً هم اشاره کردیم این همیشه که فرکانس کاری مدارمون بیشتر شود T_c کوچکتر شود.



الف) فرضی L_2 وجود ندارد.
 $clk_1 = clk_3$



فرضی L_2 وجود دارد Latch حساس به سطح مثبت clk باشی.



	t_{setup}	t_{hold}	t_{pcq}	t_{pdq}	t_{cq}
Latch	30	20	25	40	20

Max Delay Constraint:
 $\frac{t_c}{2} \geq t_{pcq} + t_{pd} + t_{su}$
 $\geq 25 + 100 + 30$

$\frac{t_c}{2} \geq 195 \rightarrow t_c \geq 390ps$


همانطور که در صورت سوال نیز گفته شده است سیگنال Input قبل از لایه مثبت لاک حافظه شده است و باید تأخیر t_{pcq} را در نظر بگیریم.

$T = \frac{1}{f} \rightarrow f = \frac{1}{T} = \frac{1}{390 \times 10^{-12} s} = \frac{10^9}{390} Hz \rightarrow 0.003 \times 10^9 Hz$
 $\frac{1}{3} = Hz$
 $f \rightarrow 3GHz$ (10 = G)



ب) $clk_1 = clk_3$,
 $clk_2 = \sim clk_1$

فرضی همه با clock edge باشی.



MAX



$$\begin{cases} t_{c1} \geq t_{pcq1} + t_{pdA} + t_{su} \\ \rightarrow 25 + 30 + 30 = 95ps \\ \\ t_{c2} \geq t_{pcq2} + t_{pdB} + t_{su} \\ \rightarrow 25 + 70 + 30 = 135ps \\ \\ \frac{t_{c2}}{2} = 135 \quad t_{c2} = 270ps \end{cases}$$

$\max(270, 95) = 270$

$t_{borrow} = \frac{t_c}{2} - t_{setup}$

$\rightarrow \frac{95}{2} - 30 = 17.5ps$

طبق نظریه وست-هریس هیچ بلوکی که کندتر است از بلوکی که سریعتر است قرض نمی‌گیرد در اینجا بلوک B از بلوک A قرض نمی‌گیرد.



همیشه اون که بیشتر کارهای طولی که لز
اون که سریع تره قرض می گیره
اگر t_{pdA} از t_{pdB} قرض می گیره

$$t_c \geq t_{pcq} + t_{pd} + t_{su}$$

$$25 + 70 + 30 = 125$$

$$\frac{t_{cr}}{2} \geq t_{pcq} + t_{pd} + t_{su}$$



$$25 + 30 + 30 = 85 \div 2 = 42.5$$

Max

$$t_c = \text{Max}(125, 42.5) = 125$$

$$\text{borrowing} = \frac{125}{2} - t_{\text{setup}} = 62.5 - 30 = 32.5$$

اگر بعضی آون فایست به این اندازه می تونه از بعضی هم قرض بگیره ← دیده و ست هدری



$$t_{\text{borrow}} = \frac{t_c}{2} - t_{\text{setup}} =$$

$$\frac{115}{2} - 30 = 27.5 \text{ ps}$$

$$t_c \geq t_{pcq} + t_{pd} + t_{su} = 115 \text{ ps}$$



$$25 + 50 + 30$$

$$\frac{t_{cr}}{2} \geq 25 + 50 + 30 = 115$$

Max

در اینجا چون ورودی Input زودتر از
خیزد که در تکرار ترسیم آورده شده پس
طبق نظریه ریاضی می تونه t_{pd} با
زمانی پس تری داشته باشه.

(ث)





$$\left\{ \begin{array}{l} t_c \geq t_{pcq} + t_{pd} + t_{su} \\ 20 + 20 + 20 = 60 \text{ ps} \\ \frac{t_c}{2} \geq 20 + 10 + 20 = \frac{120}{2} = 60 \text{ ps} \end{array} \right.$$

$$t_c = \max(60, 60, 60) = 60 \text{ ps}$$

$$t_{\text{borrow}} = \frac{120}{2} - 20 = 40 \text{ ps}$$

(ج)



$$\left\{ \begin{array}{l} t_c \geq 20 + 10 + 20 = 50 \\ \frac{t_c}{2} \geq 20 + 20 + 20 = \frac{60}{2} = 30 \end{array} \right.$$

$$\max(50, 30) = 50$$

$$t_{\text{borrow}} = \frac{60}{2} - 20 = 10 \text{ ps}$$

بجاء نتایج به نتایج قبلی، اولاً با افزایش تعداد FF ها (رسترها) نسبت به قسمت الف فردا من کاری مدار افزایش یافته (با کاهش دوره تناوب) هم چنین با مشاهده نتایج نه جایی که بعضی ترکیبی لول مدارها تأخیر بیش تری داشتند نسبت استاده بیش تری میریم و مقدار T_{borrow} بیش تری نسبت به حالت مدار ترکیبی اول با تأخیر کمتر به دست آوریم مثلاً در قسمت ث تأخیر مدار ترکیبی اول برابر 20ps و تأخیر مدار ترکیبی دوم برابر 10ps می باشد که t_{borrow} بدست آمده برابر 12,5ps شد در مقابل در قسمت ج، مدار ترکیبی اول دارای تأخیر 10ps و 20ps بود که t_{borrow} مقدار 22,5ps بدست آمد. به صورتی که بعضی اول ضعیف و خروجی رو تولید کند (قبل پوسدج) و (2) نمی ترسیم لزومی به برعکس شدن در این تأخیر دو طرف بالا نیست بلکه بعضی (ات)