

به نام خدا



دانشگاه تهران



دانشکده مهندسی برق و کامپیوتر

درس مدارهای مجتمع خیلی فشرده تمرین کامپیوتری چهارم

نام و نام خانوادگی	بهزاد جنتی
شماره دانشجویی	۸۱۰۱۰۳۰۹۸
تاریخ ارسال گزارش	۱۴۰۴/۰۴/۱۳
استاد	دکتر شقایق وحدت
ترم	بهار ۱۴۰۴

سوال ۱ – طراحی مدار محاسباتی	۶
۱/۱: طراحی گیت های پایه:	۶
گیت NOT یا همان inverter:	۶
تعریف گیت NAND2:	۷
تعریف گیت NOR2:	۸
تعریف گیت XOR2:	۹
۱/۲: تعریف Main Circuit:	۱۰
۱/۳ محاسبه تاخیر بیشینه مدار ترکیبی:	۱۲
سوال ۲ – طراحی رجیستر و قرار دادن مدار محاسباتی بین آن.....	۱۵
پیاده سازی مدار شکل ۳:	۱۷
تعریف رجیستر و قرار دادن مدار مرحله ۱ بین دو رجیستر:	۱۹
محاسبه Max Delay Constraint:	۲۱
طراحی سناریو برای نمونه برداری اشتباه:	۲۳
توضیح تکمیلی بخش ۷:	۲۵
سوال ۳ – قرار دادن مدار محاسباتی بین آرایه ای از لچ ها	۲۶
جواب سوال ۱:	۲۶
طراحی POSITIVE AND NEGATIVE LATCH:	۲۷
بررسی عملکرد POS LATCH:	۲۹
محاسبه دوره تناوب و فرکانس برای سوال ۴:	۳۱
مزیت استفاده از سه Latch و وضعیت کلاک ها	۳۱
توضیحات تکمیلی:	۳۲
نوع Latch های مناسب برای بالاترین فرکانس کاری	۳۲
سؤال ۱-۶ (بخش سوم): مزیت استفاده از سه Latch نسبت به دو رجیستر	۳۲
سؤال ۲-۶: وضعیت CLK1 و CLK2 نسبت به یکدیگر	۳۳
سؤال ۵-۸: تأثیر تقسیم بندی مدار بر فرکانس کاری	۳۳

شکل‌ها

- شکل ۱- تعریف پارامترهای داده شده در سوال ۶
- شکل ۲- ایمپورت لایبرری ۱۸۰ نانومتر ۶
- شکل ۳- تعریف سابسرکت مربوط به گیت اینورتر ۷
- شکل ۴- شماتیک گیت NAND2 ۷
- شکل ۵- تعریف سابسرکت مربوط به گیت NAND ۸
- شکل ۶- شماتیک گیت nor ۸
- شکل ۷- تعریف سابسرکت مربوط به NOR2 ۹
- شکل ۸- شماتیک ترانزیستوری گیت XOR2 ۹
- شکل ۹- تعریف سابسرکت گیت پایه xor2 ۱۰
- شکل ۱۰- تعریف مدار ترکیبی ۱۱
- شکل ۱۱- تعریف ولتاژ ورودی ها برای تحریک مسیر بحرانی ۱۲
- شکل ۱۲- تعیین و تریس ورودی ها برای مسیر بحرانی ۱۳
- شکل ۱۳- انجام شبیه سازی transient و محاسبه تاخیر بیشینه ۱۳
- شکل ۱۴- شکل موج در نرم افزار CosmosScope ۱۴
- شکل ۱۵- محاسبه تاخیر بالارونده و پایین رونده برای مدار با شبیه سازی ۱۵
- شکل ۱۶- تعریف لچ شکل ۲ ۱۷
- شکل ۱۷- تعریف رجیستر نشان داده شده در شکل ۳ ۱۸
- شکل ۱۸- تعریف مدار ترکیبی بخش ۱ به عنوان سابسرکت جهت نمونه گیری در ادامه ۱۹
- شکل ۱۹- مدار خواسته شده در بخش ۲ ۲۰
- شکل ۲۰- تعریف سیگنال ورودی کلاک برای رجیسترها ۲۰
- شکل ۲۱- خروجی شبیه سازی انجام شده برای بخش ۲ ۲۱
- شکل ۲۲- خروجی سناریو برای نمونه برداری اشتباه رجیستر ۲۳
- شکل ۲۳- خروجی نمودار شبیه سازی برای سناریو نمونه برداری غلط در رجیستر ۲۴
- شکل ۲۴- سناریو نمونه برداری درست و محاسبه خروجی درست ۲۵
- شکل ۲۵- کد برای سابسرکت negative latch ۲۷
- شکل ۲۶- تعریف سابسرکت مربوط به Positive Latch ۲۷
- شکل ۲۷- قرار دادن مدار ترکیبی بین دو لچ ۲۸
- شکل ۲۸- تعریف سیگنالهای ورودی و شبیه سازی برای یافتن مقادیر خواسته شده ۲۸
- شکل ۲۹- نتیجه شبیه سازی برای بخش ۳ پارت ۴ ۲۹
- شکل ۳۰- شکل نمودار برای POS LATCH ۳۰
- شکل ۳۱- شکل نمودار برای بررسی Neg LATCH ۳۰

جدول‌ها

جدول ۱ - محاسبه مقادیر سائز هر ترانزیستور در برای گیت های مدار۱۱

سوال ۱ – طراحی مدار محاسباتی

۱/۱: طراحی گیت های پایه:

طراحی گیت های پایه:

گیت NOT یا همان inverter:

در ابتدا قبل از تعریف گیت باید مقادیر L_{min} و W_{min} رو طبق گفته سوال تعریف کنیم:

```
D:\vlsi vahdat\HWs&CAs\CA4_810103098\ca4.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
ca4.sp mm018.l ca4_p2.sp ca4_p3.sp
1 * VLSI Advanced - Computer Assignment 4
2 * Part 1: Combinational Circuit
3
4 .OPTIONS POST=2 PROBE
5 .GLOBAL VDD GND
6 .PARAM VDD=1.8
7
8 * Minimum transistor dimensions
9 .param Lmin=180n
10 .param Wmin=220n
```


شکل ۱- تعریف پارامترهای داده شده در سوال

حال باید لایبرری ۱۸۰ نانومتر مربوط به تمرین رو با دستور LIB. در پروژه خود ایمپورت کنیم.

```
D:\vlsi vahdat\HWs&CAs\CA4_810103098\ca4.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
ca4.sp mm018.l ca4_p2.sp ca4_p3.sp
11
12 * getting transistor model from library "mm0181"
13 .LIB 'mm018.1' TT
14 *.include 'mm018.1'
```

شکل ۲- ایمپورت لایبرری ۱۸۰ نانومتر

در ادامه شماتیک از گیت اینورتر قرار داده شده است که بر اساس آن سابسکرت اینورتر رو تعریف میکنیم:



در زیر کد مربوط به سابسرکت گیت اینورتر که در کد hspice مون تعریف شده است قرار گرفته است:

```

D:\vlsi vahdat\HWs&CAs\CA4_810103098\ca4.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
ca4.sp mm018.l ca4_p2.sp ca4_p3.sp
15
16 * Inverter subcircuit
17 .SUBCKT INV IN OUT VDD GND size=1
18 MP1 OUT IN VDD VDD PMOS W='Wmin*size*2' L='Lmin'
19 MN1 OUT IN GND GND NMOS W='Wmin*size' L='Lmin'
20 .ENDS INV

```


شکل ۳- تعریف سابسرکت مربوط به گیت اینورتر

همان طور که در تصویر بالا هم مشاهده میکنید این گیت از دو ترانزیستور pmos و nmos تشکیل شده است که سایز W مربوط به pmos دو برابر nmos است.

همچنین یک پارامتر سایز تعریف شده است که در تعریف پایه برابر یک قرار داده شده است ولی در ادامه و تعریف مدار ترکیبی زمانی که ازش نمونه میگیریم میتونیم سایز رو برابر عدد نوشته شده روی گیت قرار دهیم و بدین شکل ابعاد تمامی ترانزیستورها در این عدد ضرب میشوند.

تعریف گیت NAND2:

در ادامه میخواهیم گیت NAND دو ورودی رو جهت نمونه گیری بعدا در مدار ترکیبی به شکل سابسرکت تعریف کنیم. ابتدا مثل قبل شماتیک ترانزیستوری این گیت قرار داده شده است که بر اساس آن کد HSPICE آن نوشته شده است.



شکل ۴- شماتیک گیت NAND2

حال بر اساس این شماتیک گیت NAND2 رو به شکل سابسرکت در کد Hspice مون تعریف میکنیم که بعدا ازش نمونه بگیریم.

```

D:\vlsi vahdat\HWs&CAs\CA4_810103098\ca4.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
ca4.sp mm018.l ca4_p2.sp ca4_p3.sp
22 * NAND2 subcircuit
23 .SUBCKT NAND A B OUT VDD GND size=1
24 MP1 OUT A VDD VDD PMOS W='Wmin*size*2' L='Lmin'
25 MP2 OUT B VDD VDD PMOS W='Wmin*size*2' L='Lmin'
26 MN1 OUT A N1 GND NMOS W='Wmin*size*2' L='Lmin'
27 MN2 N1 B GND GND NMOS W='Wmin*size*2' L='Lmin'
28 .ENDS NAND


```

شکل ۵- تعریف سابسرکت مربوط به گیت NAND

همان طور که در تصویر بالا و شماتیک هم میتونید مشاهده کنید این گیت از چهار ترانزیستور تشکیل شده که دو تا PMOS و دو تا NMOS هستند و از قبل میدونیم که باید ترانزیستورهای pmos سایز دو برابر nmos داشته باشن و چون دو ترانزیستور pmos شبکه بالابر با هم موازی هستند پس طبق قاعده سایزینگ هر دو سایز برابر pmos اینورتر پایه خواهند داشت. برای nmos چون با هم سری هستن در ۲ ضرب میشن. یه پارامتر سایز هم تعریف شده که بعدا در نمونه گیری به آن مقدار میدهیم تا در ابعاد تمامی ترانزیستورها ضرب شود.

تعریف گیت NOR2:

برای این مورد هم در ابتدا شماتیک آن را قرار میدهیم تا بر اساس آن سابسرکت آن را تعریف کنیم:



شکل ۶- شماتیک گیت nor

حال بر اساس این شماتیک گیت NOR2 رو در کد خودمون به شکل سابسرکت تعریف میکنیم.

```

D:\vlsi vahdat\HWs&CAs\CA4_810103098\ca4.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
ca4.sp mm018.l ca4_p2.sp ca4_p3.sp
30 *NOR2 subcircuit
31 .SUBCKT NOR A B OUT VDD GND size=1
32 MP1 N1 A VDD VDD PMOS W='Wmin*size*4' L='Lmin'
33 MP2 OUT B N1 VDD PMOS W='Wmin*size*4' L='Lmin'
34 MN1 OUT A GND GND NMOS W='Wmin*size' L='Lmin'
35 MN2 OUT B GND GND NMOS W='Wmin*size' L='Lmin'
36 .ENDS NOR
37


```

شکل ۷- تعریف سابسرکت مربوط به NOR2

خب در اینجا هم مثل گیت قبلی عمل میکنیم و چون در شبکه بالابر دو تا ترانزیستور pmos داریم که با هم سری شدن اومدیم و W شون رو در ۴ ضرب کردیم (یه ۲ برای سری بود و یه ۲ برای pmos بودن) و شبکه پایین بر چون ترانزیستورها با هم موازی هستن و از نوع NMOS هم هستن پس همیشه همون Wmin معمولی. مثل قبل پارامتر سایز هم تعریف شده تا بعدا بتونیم سایز ترانزیستورهای هر گیت رو scale کنیم.

تعریف گیت XOR2:

برای این گیت هم مثل گیت های قبلی عمل میکنیم و ابتدا با توجه به شماتیک ترانزیستوری گیت XOR2 سابسرکت مربوط به آن را در کد Hspice تعریف میکنیم.



شکل ۸- شماتیک ترانزیستوری گیت XOR2

در صفحه بعد میتونید کد Hspice مربوط به تعریف subcircuit این گیت رو به همراه سایزینگ ترانزیستورها برای گیت پایه XOR2 مشاهده کنید.

```

D:\vlsi vahdat\HWs&CAs\CA4_810103098\ca4.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
ca4.sp mm018.l ca4_p2.sp ca4_p3.sp
38 .SUBCKT XOR A B OUT VDD GND
39 Xin1 A Abar VDD GND INV size=1
40 Xin2 B Bbar VDD GND INV size=1
41 MP1 N1 A VDD VDD PMOS W='Wmin*size*4' L='Lmin'
42 MP2 OUT Bbar N1 VDD PMOS W='Wmin*size*4' L='Lmin'
43 MP3 N2 Abar VDD VDD PMOS W='Wmin*size*4' L='Lmin'
44 MP4 OUT B N2 VDD PMOS W='Wmin*size*4' L='Lmin'
45 MN1 OUT A N3 GND NMOS W='Wmin*size*2' L='Lmin'
46 MN2 N3 B GND GND NMOS W='Wmin*size*2' L='Lmin'
47 MN3 OUT Abar N4 GND NMOS W='Wmin*size*2' L='Lmin'
48 MN4 N4 Bbar GND GND NMOS W='Wmin*size*2' L='Lmin'
49 .ENDS XOR


```

شکل ۹- تعریف سابسرکت گیت پایه xor2

همان طور که در تصویر بالا مشاهده میکنید و در شماتیک هم مشخص است این گیت دارای ۸ ترانزیستور است که چهار تای آنها NMOS و چهارتای آنها PMOS میباشد چون هر pmos ها و هم NMOS ها با هم سری هستند پس همه ی آنها در ۲ ضرب میشوند و PMOS ها هم در ۲ باز ضرب میشوند که به خاطر همون قاعده pmos باید دو سایز دو برابر nmos داشته باشد.

حال در ادامه به تعریف خود مدار ترکیبی داده شده در سوال با استفاده از نمونه گیری از گیت های پایه میپردازیم.

۱/۲: تعریف Main Circuit:



خب در این قسمت با نمونه گیر از سابسرکت های گیت های پایه ای که تعریف کردیم میایم و مدار ترکیبی داده شده در سوال رو پیاده سازی میکنیم:

```

51 * Main circuit
52 X1 A B NAND_OUT VDD GND NAND size= 20
53 X2 B C NOR_OUT VDD GND NOR size= 30
54 X3 NAND_OUT NOR_OUT XOR_OUT VDD GND XOR size= 10
55 X4 XOR_OUT D NAND2_OUT VDD GND NAND size= 25
56 X5 XOR_OUT NOT_OUT VDD GND INV size= 40
57 X6 NAND2_OUT NOT_OUT FINAL_OUT VDD GND NOR size= 30
58 * Output capacitance
59 C1 FINAL_OUT 0 100f

```

شکل ۱۰- تعریف مدار ترکیبی

خب همان طور که در تصویر هم میبینید برای اینکه سائزینگ داده شده در صورت سوال که روی گیت ها نوشته شده است رو در سائزینگ تک تک ترانزیستورهای هر گیت ضرب کنیم کافیت که مقدار متغیر size رو برای هر گیت برابر با عدد داده شده در سوال قرار دهیم، پس از آن تک تک ترانزیستورها W شون در اون عدد ضرب میشود. دقت شود که ما سائزینگ ترانزیستورها برای گیت های پایه رو بدون در نظر گرفتن Scaling اونها در مرحله قبل تعریف کرده بودیم و ترانزیستورهای pmos سائز دو برابر nmos داشتن.


جدول ۱ - محاسبه مقادیر سائز هر ترانزیستور در برای گیت های مدار

اسم گیت به همراه عدد	سائز ترانزیستور NMOS	سائز ترانزیستور PMOS
NAND 20	$W_{min} \times 2 \times 20 = 8.8u$ $L_{min} = 180n$	$W_{min} \times 2 \times 20 = 8.8u$ $L_{min} = 180n$
NOR 30	$W_{min} \times 30 = 6.6u$ $L_{min} = 180n$	$W_{min} \times 4 \times 30 = 26.4u$ $L_{min} = 180n$
XOR 10	$W_{min} \times 2 \times 10 = 4.4u$ $L_{min} = 180n$	$W_{min} \times 4 \times 10 = 8.8u$ $L_{min} = 180n$
NAND 25	$W_{min} \times 2 \times 25 = 11.0u$ $L_{min} = 180n$	$W_{min} \times 2 \times 25 = 11.0u$ $L_{min} = 180n$
INV 40	$W_{min} \times 40 = 8.8u$ $L_{min} = 180n$	$W_{min} \times 2 \times 40 = 17.6u$ $L_{min} = 180n$
NOR 30	$W_{min} \times 30 = 6.6u$ $L_{min} = 180n$	$W_{min} \times 4 \times 30 = 26.4u$ $L_{min} = 180n$

۱/۳ محاسبه تاخیر بیشینه مدار ترکیبی:

۲- با اعمال ورودی‌های مختلف و شبیه‌سازی مدار، بدترین تأخیر مدار را اندازه‌گیری کنید. (برای اندازه‌گیری از دستور measure استفاده کنید). این تأخیر چقدر است و به ازای چه دنباله‌ای از ورودی‌ها اتفاق می‌افتد؟ نحوه‌ی به‌دست آوردن دنباله‌ی ورودی بحرانی را توضیح دهید و تصویر نمودار شبیه‌سازی را در گزارش خود بیاورید.

در این بخش همان طور که در صورت سوال هم گفته شده است باید بیشترین تاخیر یا همان PROPAGATION DELAY این مدار رو با اعمال ورودی های مناسب حساب کنیم.



```
D:\vlsi vahdat\HWs&CAs\CA4_810103098\ca4.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
ca4.sp mm018.i ca4_p2.sp ca4_p3.sp
60
61 * input description
62 VDD VDD GND DC 1.8
63 VA A GND PULSE(0 1.8 0 10p 10p 25n 50n)
64 VB B GND DC 1.8
65 VC C GND DC 0
66 VD D GND DC 1.8
67
```

شکل ۱۱- تعریف ولتاژ ورودی ها برای تحریک مسیر بحرانی

ورودی هایی که ما برای تحریک مسیر بحرانی مدار ترکیبی در نظر گرفتیم:


$$A = 0, B = 1, C = 0, D = 1$$

دلیل اینکه این دنباله رو انتخاب کردیم:

در این قسمت از انتها تا ابتدا میایم و تک تک گیت ها رو بررسی میکنیم خب در هر مسیری که در نظر بگیریم گیت NOR2 با سایز ۳۰ قرار دارد. بین گیت اینورتر با سایز ۴۰ و گیت NAND2 با سایز ۲۵ خب گیت NAND چون هم سایز کوچکتری دارد و هم چون تعداد ترانزیستورهای بیشتری دارد پس جریان دهی آن نسبت به اینورتر با سایز ۴۰ کمتر است و تاخیر بیشتری دارد پس مسیر بحرانی ما باید از این مسیر بگذرد. هرچند باید تاخیر رو هم برای ترانزیستورهای NMOS و هم PMOS در نظر بگیریم که خب مثلاً برای شارژ گیت NAND جریاندی سریع تری دارد ولی به هنگام دشارژ خب تاخیر آن بیشتر است.

حال برای ورودی گیت NAND همان طور که از قبل هم میدانیم اگر یکی از ورودی ها صفر باشد ورودی دوم اهمیتی ندارد و خروجی مشخص شده است پس باید یکی از ورودی ها رو برابر با یک بدهیم که در اینجا $D = 1$ تا منتظر ورودی بعدی برای تعیین نتیجه بمانیم.

برای مقادیر A B C هم محدودیتی نداریم چون گیت XOR که خروجی دو گیت NAND و NOR اول ورودی های آن هستند میبایست هر دو ورودی رو داشته باشیم تا مقدار خروجی مشخص شود. اما نکته مهم دیگر این است که این ۳ مقدار رو باید جوری بدهیم که خروجی تغییر مقدار بدهد که بعداً بتونیم با دستور measure اندازه گیری کنیم. پس $A = 1, B = 1, C = 0$ می‌دهیم در ابتدا و سپس مقدار A از یک به صفر تغییر میکند که با این تغییر مقدار خروجی از صفر به یک تغییر میکند.



شکل ۱۲- تعیین و تریس ورودی ها برای مسیر بحرانی

در ادامه باید از طریق انجام شبیه سازی از نوع transient یا همان زمانی و دیدن شکل موج خروجی به صحت عملکرد مدار پی ببریم و همچنین تاخیر بیشینه رو با دستور measure محاسبه کنیم.

```

68 * Transient Analysis
69 .TRAN 1p 200n
70 .PROBE V(A) V(B) V(C) V(D) V(FINAL_OUT)
71
72 * Measurements for worst-case delay
73
74 .measure tran tpd_fall_A trig v(A) val='vdd/2' fall=1 targ v(FINAL_OUT) val='vdd/2' rise=1
75
76
77 .print tran v(A) v(B) v(C) v(D) v(FINAL_OUT)
78 .end
79

```

شکل ۱۳- انجام شبیه سازی transient و محاسبه تاخیر بیشینه

در ادامه میتونید نتیجه شبیه سازی و شکل موج های اون رو در نرم افزار CosmosScope مشاهده کنید.

```

199.99700n 1.8000
199.99800n 1.8000
199.99900n 1.8000
200.00000n 1.8000
y
tpd_fall_a= 322.0275p targ= 25.3370n trig= 25.0150n

***** job concluded
*****
* vlsi advanced - computer assignment 4

***** job statistics summary tnom= 25.000 temp= 25.000 *****


***** HSPICE Threads Information *****

Command Line Threads Count : 1
Available CPU Count : 20

```

دقت شود که ولتاژ A به شکل pulse تعریف شده تا بتوانیم تغییرش از صفر به یک رو بررسی کنیم. تاخیر بدست آمده پس از شبیه سازی در حدود 322ps محاسبه شده است.

در ادامه به بررسی شکل موج ها میپردازیم:



شکل ۱۴- شکل موج در نرم افزار CosmosScope

همان طور که در تصویر مشاهده میکنید ولتاژ ورودی C برابر با صفر ولت ثابت و ولتاژ ورودی های B و D برابر با ۱/۸ ولت ثابت است و در جاهایی که ورودی A یک بوده است خروجی صفر و در جاهایی که ورودی A به صفر تغییر مقدار داده خروجی یک شده است.

خروجی شبیه سازی شده مشابه با انتظار ما شده است.

```

199.99900n 1.8000
199.99900n 1.8000
200.00000n 1.8000
y
tpd_fall_a= 322.0275p targ= 25.3370n trig= 25.0150n
tpd_rise_a= 258.1540p targ= 263.1540p trig= 5.0000p

***** job concluded
*****
* vlsi advanced - computer assignment 4

```

شکل ۱۵- محاسبه تاخیر بالارونده و پایین رونده برای مدار با شبیه سازی

خب همان طور که پیشتر هم گفته شد تاخیر بیشینه همان 322.0275ps میباشد و تاخیر پایین رونده برای خروجی هم زمانی رخ میدهد که A یک شود که برابر با 258.15ps میشود.


حال با فرمول تاخیر Tpd به شکل زیر محاسبه میکنیم.

$$T_{pd} = \frac{T_{pLH} + T_{pHL}}{2} = \frac{322.027ps + 258.15ps}{2} = 290.0885ps$$

سوال ۲ – طراحی رجیستر و قرار دادن مدار محاسباتی بین آن

بخش دوم: طراحی رجیستر و قرار دادن مدار محاسباتی بین دو رجیستر (۴۰ نمره)


برای طراحی رجیستر، ابتدا ساختار زیر را که مربوط به یک D-Latch است، پیاده سازی کنید. ابعاد ترانزیستورهای هر گیت را طوری در نظر بگیرید که قدرت جریان دهی شاخه های بالابر و پایین بر هر گیت تقریباً برابر با معکوس کننده ی پایه باشند.



شکل ۲

در صفحه بعد بقیه صورت سوال قرار داده شده است.

سپس با قراردادن دو D-Latch در کنار هم به شکل زیر، یک Master-Slave D-Flip Flop را تشکیل دهید.



۱- ساختار شکل ۳ به چه لبه‌ای از کلاک حساس است؟ چرا؟


سؤال ۱: ساختار شکل ۳ به چه لبه‌ای از کلاک حساس است؟

ساختار شکل ۳ یک فلیپ‌فلاپ Master-Slave D است که از دو D-Latch تشکیل شده است.


این فلیپ‌فلاپ به لبه بالارونده کلاک حساس است.

دلیل: در این ساختار، Latch اول (Master) زمانی که کلاک صفر است فعال می‌شود و داده ورودی را می‌پذیرد، اما Latch دوم (Slave) در این حالت غیرفعال است. وقتی کلاک از ۰ به ۱ تغییر می‌کند (لبه بالارونده)، Latch اول قفل می‌شود و دیگر تغییرات ورودی را نمی‌پذیرد، و همزمان Latch دوم فعال می‌شود و داده‌ای که در Latch اول ذخیره شده را به خروجی منتقل می‌کند. بنابراین نمونه‌برداری داده در لبه پایین‌رونده کلاک انجام می‌شود.


در زیر می‌توانید محاسبات مربوط به این مورد رو مشاهده کنید:



پیاده سازی مدار شکل ۳:



برای پیاده سازی مدار شکل ۳ باید ابتدا مدار شکل ۲ مرتبط با لچ رو پیاده سازی کنیم.



تعریف سابسرکت مربوط به این لچ رو میتونید در زیر مشاهده کنید:

```
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
mm018.l ca4_p2.sp ca4_p3.sp
50
51 * D-Latch subcircuit
52 .subckt DLATCH D CLK Q Qbar
53 X1 D Dbar VDD GND INV size=1
54 X2 D CLK net1 VDD GND NAND size=1
55 X3 net1 Qbar Q VDD GND NAND size=1
56 X4 CLK Dbar net2 VDD GND NAND size=1
57 X5 net2 Q Qbar VDD GND NAND size=1
58 .ends DLATCH
```

شکل ۱۶- تعریف لچ شکل ۲

همان طور که در کد می‌بینید ۴ تا گیت NAND داریم و یک گیت اینورتر جهت نات کردن ورودی D و اتصالات هم طبق شکل بسته شده است. خروجی NAND اول net1 و خروجی NAND دوم net2 نامگذاری شده است.

در ادامه از طریق نمونه گرفتن از سابسرکت لچ تعریفی در مرحله قبل مدار مربوط به آن را تعریف می‌کنیم.


```

D:\vlsi vahdat\HWS&CAs\CA4_810103098\CA4_p2\ca4_p2.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
mm018.l ca4_p2.sp ca4_p3.sp
60 * D Flip-Flop (Master-Slave) subcircuit
61 .subckt DFF D CLK Q Qbar
62 X1 CLK CLKbar VDD GND INV size=1
63 X2 D CLKbar masterQ masterQbar DLATCH
64 X3 masterQ CLK Q Qbar DLATCH
65 .ends DFF

```

شکل ۱۷- تعریف رجیستر نشان داده شده در شکل ۳

برای بررسی نمونه برداری درست بخش سوال ۲ و ۳ این بخش رو با هم انجام می‌دهیم.



همان طور که گفته شد ما بخش دو و سه سوال رو با هم انجام دادیم و ابتدا اومدیم و دو رجیستر حساس به لبه مثبت از طریق نمونه گرفتن از DFF تعریف کردیم و سپس مدار ترکیبی بخش قبل رو بیت این دو قرار دادیم. خب پس چهار ورودی مدار ترکیبی باید از چهار رجیستر بگذرند که در اینجا ورودی A از رجیستر گذشته و خروجی A_reg تولید شده. دقت کنید چون رجیستر ما حساس به لبه مثبت است باید در سطح منفی کلاک از ورودی نمونه گرفته و در لبه مثبت کلاک آن را در خروجی قرار دهد.

که همان طور که در شکل موج مشاهده میکنید این مورد به راحتی قابل مشاهده است پس رجیستر ما به درستی کار میکند.

- ۳- با استفاده از ساختار شکل ۳، مدار محاسباتی بخش یک را بین دو رجیستر قرار دهید.
- ۴- با شبیه سازی، مقادیر t_{cq} ، t_{setup} و t_{hold} را به دست آورده و گزارش کنید. همچنین نحوه ی اندازه گیری این زمان ها را در گزارش خود توضیح دهید. بیشترین فرکانس کاری مدار را نیز بر اساس نتایج شبیه سازی به دست آورده (مدار محاسباتی در میان دو رجیستر)، و اندازه گیری کنید.
- ۵- کمترین دوره ی تناوب مجاز سیگنال کلاک (بیشترین فرکانس کاری مدار) را به شکل تئوری (از روی روابط Max Delay Constraints) به دست آورید.

خب حال در این بخش به نحوه قرار دادن مدار ترکیبی مرحله قبل بین دو رجیستر میپردازیم.

تعریف رجیستر و قرار دادن مدار مرحله ۱ بین دو رجیستر:

```

67 * Computational circuit from Part 1
68 .subckt COMP_CIRCUIT A B C D FINAL_OUT
69 X1 A B NAND_OUT VDD GND NAND size= 20
70 X2 B C NOR_OUT VDD GND NOR size= 30
71 X3 NAND_OUT NOR_OUT XOR_OUT VDD GND XOR size= 10
72 X4 XOR_OUT D NAND2_OUT VDD GND NAND size= 25
73 X5 XOR_OUT NOT_OUT VDD GND INV size= 40
74 X6 NAND2_OUT NOT_OUT FINAL_OUT VDD GND NOR size= 30
75 * Output capacitance
76 C1 FINAL_OUT 0 100f
77 .ends COMP_CIRCUIT

```

شکل ۱۸- تعریف مدار ترکیبی بخش ۱ به عنوان سابسرکت جهت نمونه گیری در ادامه

حال باید برای هر ورودی مدار یک DFF نمونه بگیریم و در انتها هم خروجی مدار ترکیبی رو از یک DFF رد کنیم که در مجموع به ۵ DFF نیاز داریم در صفحه بعد میتونید نحوه انجام این کار رو مشاهده کنید.

```

D:\visi vahdat\HWs&CAs\CA4_810103098\CA4_p2\ca4_p2.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
mm018.l ca4_p2.sp ca4_p3.sp
86
87 *****main circuit for part 2*****
88
89 * Register-Computational-Register Pipeline
90 X_FF1_A A CLK A_reg A_regbar DFF
91 X_FF1_B B CLK B_reg B_regbar DFF
92 X_FF1_C C CLK C_reg C_regbar DFF
93 X_FF1_D D CLK D_reg D_regbar DFF
94
95 X_COMP A_reg B_reg C_reg D_reg comp_out COMP_CIRCUIT
96
97 X_FF2 comp_out CLK FINAL_OUT FINAL_OUTbar DFF

```

شکل ۱۹- مدار خواسته شده در بخش ۲

حال برای این بخش باید به ورودی های مرحله قبل سیگنال کلاک رو هم اضافه کنیم:

```

File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
mm018.l ca4_p2.sp ca4_p3.sp
79 * input description
80 VCLK CLK 0 PULSE(0 vdd 0n 0.1n 0.1n 2n 5n)
81 VDD VDD GND DC 1.8
82 VA A GND PULSE(0 1.8 0 10p 10p 3n 7n)
83 VB B GND DC 1.8
84 VC C GND DC 0
85 VD D GND DC 1.8
86
87 *****main circuit for part 2*****

```

شکل ۲۰- تعریف سیگنال ورودی کلاک برای رجیسترها

خب حال باید مقادیر خواسته شده جهت محاسبه دوره تناوب کلاک یا همان Max Delay Constraint رو بدست بیاریم.

$$\text{Max Delay Constraint: } T_c \geq T_{pcq} + T_{pd} + T_{setup}$$

خب در زیر میتونید دستورات Measure نوشته شده در کد برای شبیه سازی رو مشاهده کنید.

```

File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
mm018.l ca4_p2.sp ca4_p3.sp
98
99 * Transient Analysis
100 .TRAN 1p 200n
101 .PROBE V(A) V(B) V(C) V(D) V(FINAL_OUT)
102
103 * Measurements for setup, hold and clock-to-Q times
104 .measure tran tsetup_A trig v(A) val='vdd/2' cross=1 targ v(CLK) val='vdd/2' rise=1
105 .measure tran thold_A trig v(CLK) val='vdd/2' rise=1 targ v(A) val='vdd/2' cross=1
106 .measure tran tCQ trig v(CLK) val='vdd/2' rise=1 targ v(A_reg) val='vdd/2' cross=1
107
108 * Measurements for worst-case delay
109
110 .measure tran tpd_fall_A trig v(A_reg) val='vdd/2' fall=1 targ v(comp_out) val='vdd/2' rise=1
111
112 .end

```

در زیر هم میتونید خروجی مربوط به این موارد رو مشاهده کنید:

```
*****
* vlsi advanced - computer assignment 4

***** transient analysis tnom= 25.000 temp= 25.000 *****
tsetup_a= 45.0000p targ= 50.0000p trig= 5.0000p
thold_a= -45.0000p targ= 5.0000p trig= 50.0000p
tcq= 222.0321p targ= 272.0321p trig= 50.0000p
tpd_fall_a= 409.0375p targ= 5.7271n trig= 5.3181n

***** job concluded
*****
* vlsi advanced - computer assignment 4

***** job statistics summary tnom= 25.000 temp= 25.000 *****
```

شکل ۲۱- خروجی شبیه سازی انجام شده برای بخش ۲

محاسبه Max Delay Constraint:

خب مقدار تاخیر بیشینه برای Tpd مقدار 409.03ps اندازه گیری شد که تفاوت این مقدار با سری قبل احتمالا به خاطر در نظر گرفته شدن خازن 100fF در این حالت است چون بخش ترکیبی رو به شکل سابسرکت تعریف کردیم.

مقدار Tcq بعد از شبیه سازی مقدار 222.03ps بدست آمد که مدت زمانی است که نیاز است تا بعد از آمدن لبه مثبت کلاک خروجی رجیستر ما تغییر کند.

مقدار Tsetup هم 45ps محاسبه شده است که مدت زمانی است که باید ورودی تا قبل آمدن لبه مثبت کلاک ثابت بماند تا نمونه برداری درست انجام شود.

پس در نتیجه:

با انجام شبیه سازی، مقادیر زمانی زیر را می توان به دست آورد:

- t_cq (Clock-to-Q): زمان بین لبه فعال کلاک تا زمانی که خروجی رجیستر تغییر می کند، حدود ۲۲۲/۰۳ پیکوثانیه
- t_setup: حداقل زمان لازم برای پایدار بودن داده قبل از لبه فعال کلاک، حدود ۴۵ پیکوثانیه
- t_pd: بیشترین زمان لازم برای محاسبه شده داده بخش ترکیبی مدار، حدود ۴۰۹ پیکوثانیه

نحوه اندازه گیری:

- برای t_cq: فاصله زمانی بین بالارونده کلاک تا زمانی که خروجی به ۵۰٪ مقدار نهایی خود می رسد.
- برای t_setup: با کاهش تدریجی فاصله زمانی بین تغییر ورودی و لبه فعال کلاک تا جایی که مدار دچار خطا شود.

- برای t_hold : با کاهش تدریجی فاصله زمانی بین لبه فعال کلاک و تغییر ورودی تا جایی که مدار دچار خطا شود.
- برای Tpd : مثل بخش قبلی عمل کردیم.

$$\text{Max Delay Constraint: } Tc \geq Tpcq + Tpd + Tsetup = 222.03ps + 409.03ps + 45ps = 676.06ps$$

پس در نتیجه:

$$Tc \geq 676.06ps, T = \frac{1}{f}$$

برای محاسبه فرکانس از روی آن با مقدار بدست آمده رو تقسیم بر یک کنیم:

$$f = \frac{1}{T} = \frac{1}{676.06 \times 10^{-9}} = 0.001479 \times 10^9 Hz = 1.4GHz$$

خب همان طور که دیدید این مقدار فرکانس با محاسبات و از طریق شبیه سازی بدست آمد. اگر این مقدار رو **صرفاً از طریق مقادیر دستی** حساب میکردیم:

$$\text{Max Delay Constraint: } Tc \geq Tpcq + Tpd + Tsetup = 222.03ps + 290.08ps + 45ps = 557.11ps$$

$$f = \frac{1}{T} = \frac{1}{557.11 \times 10^{-9}} = 0.001794 \times 10^9 Hz = 1.7GHz$$

همان طور که مشاهده میکنید این مقدار از مقدار قبلی متفاوت شد که دلایل آن را در زیر میتونید مشاهده کنید:

مقایسه فرکانس‌های به دست آمده از شبیه‌سازی و محاسبه تئوری

فرکانس به دست آمده از شبیه‌سازی (۱/۴ گیگاهرتز) و فرکانس محاسبه شده تئوری (۱/۷ گیگاهرتز) تقریباً نزدیک به هم هستند. تفاوت اندک می‌تواند به دلایل زیر باشد:

۱. در محاسبات تئوری، اثرات خازنی و تداخل‌های الکتریکی به طور کامل لحاظ نمی‌شوند.
 ۲. در شبیه‌سازی، اثرات واقعی‌تری مانند تغییرات ولتاژ آستانه، نویز و افت ولتاژ در نظر گرفته می‌شوند.
 ۳. تأخیرهای اضافی ناشی از اتصالات و سیم‌کشی در شبیه‌سازی دقیق‌تر مدل می‌شوند.
 ۴. مارجین‌های ایمنی که در شبیه‌سازی برای اطمینان از عملکرد صحیح در نظر گرفته می‌شوند.
- نکته: دقت شود که در فرمول بالا مقدار Tpd و $Tpcq$ که از شبیه‌سازی جدید به دست آمدند ولی مقدار $Tsetup$ برای سناریوی نوشته شده برای دوره تناوب کلاک و بر اساس آن تعیین شده که

مقدار حدودی این متغیر میباید در اصل باید با مقادیر متفانت بین کلاک و سیگنال ورودی شبیه سازی کنیم و ببینیم تا کجا مدار به درستی کار میکند و نمونه برداری و انجام محاسبات به درستی انجام میشود که به دلیل کمبود وقت این مورد برای فقط یک سناریو و با مقدار معقول بدست آمد.

۶- آیا فرکانس‌های به دست آمده از دو بخش ۴ و ۵ با هم تفاوت دارند؟ در صورت وجود علت این تفاوت را توضیح دهید.

۷- با شبیه‌سازی سناریویی را طراحی کنید که با فرکانسی بیشتر از فرکانس کاری، نمونه‌برداری به طور اشتباه انجام شود. نمودار شبیه‌سازی را در گزارش خود بیاورید و علت نمونه‌برداری اشتباه را توضیح دهید.

طراحی سناریو برای نمونه برداری اشتباه:

جهت نمونه برداری اشتباه باید کاری کنیم تا سیگنال ورودی مثلا A با فرکانس بیشتری تغییر کند در این صورت حداقل مقدار لازم برای Tsetup و Thold رعایت نشده و باعث میشود تا نمونه گیری به درستی انجام نشود. همچنین در این صورت بخش ترکیبی مدار فرصت کافی جهت محاسبه مقدار خروجی رو نداره (Min Delay Constraint) و برای همین هم مدار به درستی کار نخواهد کرد.

$$Min\ Delay\ Constraint: Thold \leq Tccq + Tcd$$

پس فقط کافیهست تا مقدار پریود سیگنال A رو خیلی کوچیک بذاریم تا به سرعت عوض بشه و مقدار tsetup و thold رعایت نشود.

```

9 * input description
0 VCLK CLK 0 PULSE(0 vdd 0n 0.1n 0.1n 2n 4n)
1 VDD VDD GND DC 1.8
2 VA A GND PULSE(0 1.8 0 10p 10p 0.1n 0.2n)
3 VB B GND DC 1.8
4 VC C GND DC 0
5 VD D GND DC 1.8

```

در زیر میتونید خروجی مربوطه بعد از شبیه سازی رو مشاهده کنید:

```

* vlsi advanced - computer assignment 4

***** transient analysis tnom= 25.000 temp= 25.000 *****
tsetup_a= 45.0000p targ= 50.0000p trig= 5.0000p
thold_a= -45.0000p targ= 5.0000p trig= 50.0000p
tcq= 227.6162p targ= 277.6162p trig= 50.0000p
**warning** (ca4_p2.sp:110).MEASURE tpd_fall_a never reached the trigger value, Measurement failed!
**warning** (ca4_p2.sp:110).MEASURE tpd_fall_a never reached the target value, Measurement failed!
tpd_fall_a= failed trig= not found


***** job concluded
*****

```

شکل ۲۲- خروجی سناریو برای نمونه برداری اشتباه رجیستر

همان طور که در شکل صفحه قبل هم مشاهده میکنید اصلا مدار ترکیبی فرصت کافی برای محاسبه خروجی نداشته است و برای همین Tpd به اصطلاح fail شده است با اینکه پیش تر درست کار میکرد.

در زیر تصویر شکل موج CosmosScope هم قرار داده شده تا این موضوع راحت تر مورد بررسی و مشاهده قرار گیرد.



شکل ۲۳- خروجی نمودار شبیه سازی برای سناریو نمونه برداری غلط در رجیستر

خب همان طور که در تصویر میبینید و قبل تر هم گفته شد در اینجا چون Tsetup و Thold رعایت نشده است میبینید اولاً نمونه برداری از سیگنال A به درستی انجام نشده است و ثانياً مقدار خروجی مدار نیز به اشتباه محاسبه شده است.

مثلاً سیگنال A صفر و یک شده است ولی مقدار A_reg که خروجی رجیستری است که ورودی آن A بوده ثابت و مقدار ۱/۸ ولت میباشد و مثلاً در بخش قبل گفتیم در جاهایی که A برابر با صفر است باید خروجی مدار ترکیبی برابر با یک شود ولی خروجی comp_out ثابت صفر مانده است.

نتیجه گیری:

نتیجه شبیه سازی:

- خطای نمونه برداری: خروجی Q مقدار نادرست را ثبت می کند.
- علت:

○ داده قبل از رسیدن به زمان t_{setup} Setup تغییر می‌کند.

○ مدار ترکیبی فرصت کافی برای پردازش ندارد.

به علاوه برای موارد گفته شده برای سوال ۶ میتوان موارد زیر رو هم اضافه کرد:

معمولاً فرکانس به دست آمده از شبیه‌سازی کمتر از مقدار تئوری است. دلایل این تفاوت عبارتند از:

۱. در محاسبات تئوری، برخی از تأخیرهای کوچک مانند تأخیر مسیرهای انتقال سیگنال و تأثیر خازن‌های پارازیتی در نظر گرفته نمی‌شوند.


۲. شبیه‌سازی، اثرات واقعی‌تری مانند noise margin و تغییرات ولتاژ آستانه را نشان می‌دهد.

۳. در شبیه‌سازی، اثرات حرارتی و تغییرات فرآیند ساخت نیز می‌توانند لحاظ شوند.

۴. مدل‌های ترانزیستور در شبیه‌سازی، رفتارهای غیرخطی را بهتر نشان می‌دهند.

توضیح تکمیلی بخش ۷:

در ادامه در سناریو درست هم از ورودی A درست نمونه می‌گیریم و هم خروجی مدار به درستی محاسبه میشود تصویر در زیر برای مقایسه با سناریو نمونه برداری غلط قرار داده شده است:



شکل ۲۴- سناریو نمونه برداری درست و محاسبه خروجی درست

سوال ۳ – قرار دادن مدار محاسباتی بین آرایه ای از لچ ها

در این بخش روال کار به شکل زیر است:

بخش سوم: قرار دادن مدار محاسباتی بین آرایه ای از Latch ها (۵۰ نمره)

برای طراحی Latch از ساختار D-Latch شکل ۲ استفاده کنید.

3 | Page

۱- ساختار شکل ۲ Positive Latch است یا Negative Latch؟ برای داشتن Latch حساس به سطح مخالف ساختار شکل ۲، چه تغییری باید در مدار ایجاد شود؟
۲- ابتدا یک Positive Latch و یک Negative Latch را طراحی کنید. سپس با شبیه سازی هر یک از آنها، درستی عملکرد آنها را بررسی کنید. تصویر نمودارهای مربوطه را در گزارش خود آورده و در مورد نمونه برداری صحیح هر یک توضیح دهید.

جواب سوال ۱:

مدار داده شده در شکل دو یک Negative Latch است چون با clkbar کار میکند برای تبدیل آن به positive latch کافیست که ورودی خود سیگنال کلاک باشد.


ساختار D-Latch نشان داده شده در شکل ۲ یک Negative Latch است، زیرا وقتی کلاک '0' باشد، Latch در حالت شفاف است و داده ورودی به خروجی منتقل می شود.

برای تبدیل آن به یک Positive Latch (حساس به سطح مخالف)، کافی است سیگنال کلاک را معکوس کنیم. این کار را می توان با قرار دادن یک گیت NOT در مسیر کلاک انجام داد یا جای سیگنال های CLK و CLK' را در مدار عوض کرد.

به عبارت دیگر ساختار D-Latch در شکل ۲ یک Negative Latch است، زیرا وقتی کلاک ۰ است، داده ورودی به خروجی منتقل می شود (حالت شفاف) و وقتی کلاک ۱ است، حالت قبلی خروجی حفظ می شود (حالت قفل).

برای داشتن یک Positive Latch (حساس به سطح پایین کلاک)، باید سیگنال کلاک و مکمل آن را در مدار جابجا کنیم. یعنی ورودی CLK به گیت های مدار را با CLK' جایگزین کنیم و بالعکس.

طراحی POSITIVE AND NEGATIVE LATCH:




```
D:\vlsi vahdat\HWs&CAs\CA4_810103098\CA4_p3\ca4_p3.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
mm018.l ca4_p2.sp ca4_p3.sp
52 * Negative D-Latch subcircuit
53 .subckt NEG_DLATCH D CLK Q Qbar
54 X_inv2 D Dbar INV size=1
55 X_inv CLK CLKbar INV size=1
56 X1 D CLKbar net1 NAND2 size=1
57 X2 net1 Qbar Q NAND2 size=1
58 X3 CLKbar Dbar net2 NAND2 size=1
59 X4 net2 Q Qbar NAND2 size=1
60 .ends NEG_DLATCH
```

شکل ۲۵- کد برای سابسرکت negative latch

همان طور که میبینید طراحی این لچ دقیقاً مثل شکل ۲ می باشد و با CLK' کار میکند.

در ادامه کد مربوط به Positive Latch هم قرار داده شده است:



```
D:\vlsi vahdat\HWs&CAs\CA4_810103098\CA4_p3\ca4_p3.sp - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
mm018.l ca4_p2.sp ca4_p3.sp
61
62 * Positive D-Latch subcircuit
63 .subckt POS_DLATCH D CLK Q Qbar
64 X_inv2 D Dbar INV size=1
65 X1 D CLK net1 NAND2 size=1
66 X2 net1 Qbar Q NAND2 size=1
67 X3 CLK Dbar net2 NAND2 size=1
68 X4 net2 Q Qbar NAND2 size=1
69 .ends POS_DLATCH
70
```

شکل ۲۶- تعریف سابسرکت مربوط به Positive Latch

حال باید شبیه سازی کرده و درستی عملکرد هر یک را بسنجیم برای این کار مثل بخش قبل این تست رو با انجام بخش های بعدی و سپس تست جداگانه دو لچ انجام میدهیم.

سؤال ۳: نوع Latch های مناسب برای بالاترین فرکانس کاری

برای دستیابی به بالاترین فرکانس کاری ممکن، بهتر است از یک Positive Latch در ورودی و یک Negative Latch در خروجی استفاده کنیم. این ترکیب به ما امکان می دهد از تکنیک Time Borrowing استفاده کنیم.

توضیح: وقتی کلاک ۱ است، Latch ورودی شفاف است و داده ورودی را می پذیرد و به مدار محاسباتی منتقل می کند. وقتی کلاک به ۰ تغییر می کند، Latch ورودی قفل می شود اما Latch

خروجی شفاف می‌شود. این به مدار محاسباتی اجازه می‌دهد تا از زمان نیمه دوم سیکل کلاک نیز استفاده کند (Time Borrowing) و محاسبات خود را تکمیل نماید.

```
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
mm018.l ca4_p2.sp ca4_p3.sp
71 * Computational circuit from Part 1
72 .subckt COMP_CIRCUIT A B C D FINAL_OUT
73 X1 A B NAND_OUT VDD GND NAND2 size= 20
74 X2 B C NOR_OUT VDD GND NOR size= 30
75 X3 NAND_OUT NOR_OUT XOR_OUT VDD GND XOR size= 10
76 X4 XOR_OUT D NAND2_OUT VDD GND NAND2 size= 25
77 X5 XOR_OUT NOT_OUT VDD GND INV size= 40
78 X6 NAND2_OUT NOT_OUT FINAL_OUT VDD GND NOR size= 30
79 * Output capacitance
80 C1 FINAL_OUT 0 100f
81 .ends COMP_CIRCUIT
82
83 *****main circuit for part 3*****
84
85 * Register-Computational-Register Pipeline
86 X_L1_A A CLK A_latch A_latchbar POS_DLATCH
87 X_L2_B B CLK B_latch B_latchbar POS_DLATCH
88 X_L3_C C CLK C_latch C_latchbar POS_DLATCH
89 X_L4_D D CLK D_latch D_latchbar POS_DLATCH
90
91 X_COMP A_latch B_latch C_latch D_latch comp_out COMP_CIRCUIT
92
93 X_L5 comp_out CLK FINAL_OUT FINAL_OUTbar NEG_DLATCH
```

شکل ۲۷- قرار دادن مدار ترکیبی بین دو لچ

در ادامه می‌توانید سیگنالهای تعریف شده برای ورودی رو تعیین کنید:

```
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
mm018.l ca4_p2.sp ca4_p3.sp
99 * input description
100 VCLK CLK 0 PULSE(0 vdd 0n 0.1n 0.1n 2n 4n)
101 VDD VDD GND DC 1.8
102 VA A GND PULSE(0 1.8 0 10p 10p 3n 6n)
103 VB B GND DC 1.8
104 VC C GND DC 0
105 VD D GND DC 1.8
106
107 * Transient Analysis
108 .TRAN 1p 200n
109 .PROBE V(A) V(B) V(C) V(D) V(FINAL_OUT)
110
111 * Measurements for setup, hold and clock-to-Q times
112 .measure tran tsetup_A trig v(A) val='vdd/2' cross=1 targ v(CLK) val='vdd/2' rise=1
113 .measure tran tshold_A trig v(CLK) val='vdd/2' rise=1 targ v(A) val='vdd/2' cross=1
114 .measure tran tCQ trig v(CLK) val='vdd/2' rise=1 targ v(A_latch) val='vdd/2' cross=1
115
116 * Measurements for worst-case delay
117
118 .measure tran tpd_fall_A trig v(A_latch) val='vdd/2' fall=1 targ v(comp_out) val='vdd/2' rise=1
119 .end
120
```

شکل ۲۸- تعریف سیگنالهای ورودی و شبیه سازی برای یافتن مقادیر خواسته شده

در صفحه بعد می‌توانید نتایج مربوط به این شبیه سازی رو مشاهده کنید:

```

*****
* vlsi advanced - computer assignment 4

***** transient analysis tnom= 25.000 temp= 25.000 *****
tsetup_a= 45.0000p targ= 50.0000p trig= 5.0000p
thold_a= -45.0000p targ= 5.0000p trig= 50.0000p
tcq= 87.2683p targ= 137.2683p trig= 50.0000p
tpd_fall_a= 408.4236p targ= 4.7274n trig= 4.3189n

***** job concluded
*****
* vlsi advanced - computer assignment 4

***** job statistics summary tnom= 25.000 temp= 25.000 *****

***** HSPICE Threads Information *****

```

شکل ۲۹- نتیجه شبیه سازی برای بخش ۳ پارت ۴

جواب پارت ۳:

۳- پیشنهاد نوع Latch برای بالاترین فرکانس کاری ممکن

برای دستیابی به بالاترین فرکانس کاری ممکن، بهترین حالت استفاده از Latch های با فازهای مخالف است:


- برای Latch ابتدایی: Positive Latch (حساس به سطح بالای کلاک)
- برای Latch انتهایی: Negative Latch (حساس به سطح پایین کلاک)

این چیدمان امکان time borrowing را فراهم می‌کند. زمانی که کلاک '۱' است، داده از Latch اول عبور می‌کند و وارد مدار محاسباتی می‌شود. همزمان، Latch دوم در حالت نگهداری است. وقتی کلاک به '۰' تغییر می‌کند، Latch اول قفل می‌شود و Latch دوم شفاف می‌شود، اجازه می‌دهد داده‌ای که از مدار محاسباتی خارج می‌شود به خروجی منتقل شود.

در ادامه تصاویر CosmosScope جهت بررسی عملکرد درست هر دو نوع لچ قرار داده شده است:


بررسی عملکرد POS LATCH:

از جایی که لچ های ابتدایی مدارمون در این بخش از نوع Positive Latch هستند برای بررسی صحت عملکرد به ورودی و خروجی یکی از آنها مثلا در اینجا ورودی A رو بررسی کردیم. که میتونید ببینید که عملکرد لچ درست و مطابق انتظار میباشد.



شکل ۳۰- شکل نمودار برای POS LATCH

برای بررسی عملکرد NEG LATCH هم ما میایم و از لچ آخری که قرار دادیم استفاده میکنیم زیرا از نوع نگتیو است و طبق طراحی مون خروجی مدار ترکیبی رو میگیره و خروجی نهایی رو میده.



شکل ۳۱- شکل نمودار برای بررسی Neg LATCH

خب حال به بررسی محاسبه دوره تناوب و فرکانس کاری این بخش میپردازیم.

محاسبه دوره تناوب و فرکانس برای سوال ۴:

خب از فرمول همیشگی شروع میکنیم:

$$\text{Max Delay Constraint: } T_c \geq T_{pcq} + T_{pd} + T_{setup} = 87.26ps + 408.42ps + 45ps \\ = 540.68ps$$

$$f = \frac{1}{T} = \frac{1}{540.68 \times 10^{-9}} = 0.001849 \times 10^9 Hz = 1.8 GHz$$

فرکانس نسبت به قبل کمی بهتر شد از ۱/۷ گیگاهرتز به ۱/۸ گیگاهرتز رسیده است.

پس در اینجا در واقع Time Borrowing داریم به عبارتی چون انتظار داشتیم داده سر لبه منفی کلاک آماده باشد ولی زودتر آماده شده پس میتونیم از این زمان استفاده کنیم و بخش ترکیبی زمان بیشتری برای انجام محاسباتش دارد.

ولی به شکل کلی این مفهوم بیشتر برای جایی کاربرد دارد که چند بخش ترکیبی داریم که بین چند لچ قرار دارند حال اگر یک بخش ترکیبی کار خودش را زودتر انجام دهد میتواند به بخش های بعدی قرض بدهد یا بالعکس.

$$T_{borrow} = T_c/2 - T_{setup} \text{ فرمول کلی فرمول}$$

که این حداکثر مقداری است که میتوانیم قرض بدهیم یا از بخش های دیگر قرض بگیریم.

نکته مهم) در اینجا افزایش فرکانس نسبت به حالت دو رجیستر این بود که مقدار T_{pcq} کاهش یافت لذا مقدار دوره تناوب کمتر شد و فرکانس افزایش یافت ولی همان طور که میبینید این افزایش چشمگیر نیست.

مزیت استفاده از سه Latch و وضعیت کلاکها

مزیت استفاده از سه Latch نسبت به دو رجیستر:

۱. امکان time borrowing: می توان از زمان یک مرحله برای مرحله دیگر استفاده کرد
 ۲. افزایش فرکانس کاری: با شکستن مدار محاسباتی به بخش های کوچکتر، تأخیر هر مرحله کاهش می یابد
 ۳. توازن بهتر در تأخیر مراحل مختلف: می توان مدار را طوری تقسیم کرد که تأخیر مراحل مختلف متوازن باشد
- برای عملکرد صحیح مدار، CLK1 و CLK2 باید مکمل یکدیگر باشند ($CLK2 = \sim CLK1$). این باعث می شود وقتی Latch اول و سوم در حالت شفاف هستند، Latch میانی در حالت نگهداری باشد و بالعکس.

نکته) با توجه به مدت زمان محدود برای نوشتن گزارش بخش های بعدی تمرین که شامل شکوندن مدار ترکیبی به دو بخش از ۳ طریق و قرار دادن آن بین سه لچ بود انجام نشده و فقط توضیح تئوری آن در بالا آمده است.

با شکوندن مدار به ۲ بخش و قرار دادنش بین ۳ لچ اولاً فرکانس نسبت به حالت دو لچ افزایش پیدا میکند و امکان Time Borrowing هم خواهیم داشت ولی نحوه شکوندن این ۲ بخش مدار ترکیبی مهم است باید جوری بشکونیم که تاخیر هر دو بخش تقریباً متقارن شود و خیلی با هم فرق نداشته باشد. از طرفی ما فقط زمانی میتونیم از زود آماده شدن خروجی بخش اول استفاده کنیم که بعد از شروع زمان نمونه برداری بخش دوم باشد وگرنه اگر خیلی زود خروجی بخش اول آماده شود ولی بخش دوم هنوز زمان نمونه برداری اش شروع نشده باشد خب قاعدتاً نمیتونیم خیلی ارزش استفاده کنیم.

برای محاسبه فرکانس برای ۳ حالت شکوندن مدار ترکیبی هم باید همون فرمول Max Delay Constraint رو برای هر دو بخش در هر ۳ حالت بنویسیم و سپس در هر حالت بین دو مقدار ماکسیمم بگیریم و بعد مقدار T_c به دست میاد که $f = 1/T$ خواهد شد. با مقایسه مقادیر داده شده و سه بخش آخر به نتیجه بالا خواهیم رسید.

توضیحات تکمیلی:

نوع Latch های مناسب برای بالاترین فرکانس کاری

برای دستیابی به بالاترین فرکانس کاری ممکن، بهتر است از یک Positive Latch در ورودی و یک Negative Latch در خروجی استفاده کنیم. این ترکیب به ما امکان می دهد از تکنیک Time Borrowing استفاده کنیم.

توضیح: وقتی کلاک ۱ است، Latch ورودی شفاف است و داده ورودی را می پذیرد و به مدار محاسباتی منتقل می کند. وقتی کلاک به ۰ تغییر می کند، Latch ورودی قفل می شود اما Latch خروجی شفاف می شود. این به مدار محاسباتی اجازه می دهد تا از زمان نیمه دوم سیکل کلاک نیز استفاده کند (Time Borrowing) و محاسبات خود را تکمیل نماید.

سؤال ۱-۶ (بخش سوم): مزیت استفاده از سه Latch نسبت به دو رجیستر

استفاده از سه Latch به جای دو رجیستر چندین مزیت دارد:

۱. امکان Time Borrowing: با استفاده از Latch ها، بخش های مختلف مدار می توانند از زمان یکدیگر "قرض" بگیرند. اگر یک بخش زمان کمتری نیاز داشته باشد، بخش دیگر می تواند از زمان اضافی استفاده کند.

۲. **توزیع متعادل‌تر تأخیر:** با تقسیم مدار محاسباتی به بخش‌های کوچک‌تر، می‌توان تأخیر را بین این بخش‌ها متعادل‌تر توزیع کرد.

۳. **افزایش فرکانس کاری:** به دلیل استفاده از تکنیک Time Borrowing و توزیع بهتر تأخیر، فرکانس کاری کل مدار می‌تواند افزایش یابد.

۴. **کاهش توان مصرفی:** با تقسیم مدار به بخش‌های کوچک‌تر، می‌توان از ترانزیستورهای کوچک‌تر استفاده کرد که منجر به کاهش توان مصرفی می‌شود.

سؤال ۶-۲: وضعیت CLK1 و CLK2 نسبت به یکدیگر

برای عملکرد صحیح مدار، CLK1 و CLK2 باید مکمل یکدیگر باشند ($CLK2 = \sim CLK1$). این به این معنی است که:

- وقتی $CLK1 = 1$ است، $CLK2 = 0$ است

- وقتی $CLK1 = 0$ است، $CLK2 = 1$ است

این رابطه باعث می‌شود که:

۱. وقتی Latch اول شفاف است ($CLK1 = 1$)، Latch دوم قفل باشد ($CLK2 = 0$)

۲. وقتی Latch اول قفل است ($CLK1 = 0$)، Latch دوم شفاف باشد ($CLK2 = 1$)

۳. Latch سوم همیشه در حالت مخالف Latch دوم قرار دارد

این الگوی کلاک به مدار اجازه می‌دهد تا از تکنیک Time Borrowing استفاده کند و داده‌ها به صورت موج‌وار از یک Latch به Latch بعدی منتقل شوند.

سؤال ۵-۸: تأثیر تقسیم‌بندی مدار بر فرکانس کاری

تقسیم‌بندی مدار محاسباتی به بخش‌های کوچک‌تر می‌تواند تأثیر قابل توجهی بر فرکانس کاری داشته باشد:

۱. **کاهش مسیر بحرانی:** با تقسیم مدار، مسیر بحرانی (با بیشترین تأخیر) به چند مسیر کوچک‌تر تقسیم می‌شود که هر کدام تأخیر کمتری دارند.

۲. **امکان Time Borrowing:** بخش‌های با تأخیر بیشتر می‌توانند از زمان بخش‌های با تأخیر کمتر استفاده کنند.

۳. **توزیع متعادل‌تر بار:** با تقسیم‌بندی مناسب می‌توان تأخیر را بین بخش‌های مختلف متعادل‌تر توزیع کرد.

در مقایسه سه ساختار شکل‌های ۵، ۶ و ۷:

- اگر تقسیم‌بندی به گونه‌ای باشد که تأخیر بخش‌ها متعادل باشد (مانند شکل ۵)، بیشترین فرکانس کاری به دست می‌آید.
 - اگر یکی از بخش‌ها تأخیر بسیار بیشتری نسبت به بقیه داشته باشد (مانند شکل ۶)، فرکانس کاری محدود به آن بخش می‌شود.
 - تعداد بهینه تقسیم‌بندی به پیچیدگی مدار و توزیع تأخیر در آن بستگی دارد.
- بهترین تقسیم‌بندی آن است که:

۱. تأخیر را بین بخش‌های مختلف متعادل کند

۲. از مزایای Time Borrowing به بهترین شکل استفاده کند

۳. تعداد Latch‌ها را بهینه نگه دارد (زیرا هر Latch اضافی سربار زمانی و مصرف توان دارد)

با توجه به شبیه‌سازی‌ها، احتمالاً ساختار شکل ۵ بهترین تقسیم‌بندی را ارائه می‌دهد، زیرا تأخیر را به صورت متعادل بین دو بخش CLB_A و CLB_B تقسیم می‌کند و امکان Time Borrowing را فراهم می‌سازد.

((پایان))