Test AC Varianta 13

1. Se consideră o unitate combinațională care acceptă la intrările sale numere pe 6 biți reprezentate în *C1* (1 bit de semn și 5 biți de mărime) și generează la ieșirile sale cea mai semnificativă cifră zecimală a numărului cu semn schimbat. Ex: dacă la intrare avem numărul *27* ieșirea va fi *-2*, în timp ce pentru configurația *-*8 ieșirea va fi 8.


- a) Implementați, folosind limbajul Verilog, modulul msd_c1.
- b) Redactați un modul testbench pentru testarea modulului *msd_c1*, implementat la punctul a).
- **2.** Se consideră un dispozitiv combinațional având o intrare *i* și o ieșire *o* pe 4 biți, care codifică un număr pe 4 biți în formatul Gray, codificare descrisă în tabelul de mai jos.

Inputs				Outputs			
I_3	I ₂	I_1	I_0	0 ₃	02	01	00
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0

Obs: Restul valorilor nelistate sunt considerate elemente don't care

- a) Minimizați pe foaie funcțiile de la ieșire folosind metoda diagramelor Karnaugh.
- b) Redactați un modul care implementează funcția booleană rezultată după minimizare. Modulului i se va atribui un nume sugestiv (ex. *gray_encoder*).

3. Se consideră arhitectura unui Linear Feedback Shift Register (*LFSR*) de 6 ranguri:



- a) Să se determine periodicitatea secvenței de ieșire generând toți vectorii nenuli pe 6 biți.
- b) Să se implementeze, folosind *metoda instanțierii multiple*, structura *LFSR* prezentată mai sus.
- c) Să se redacteze un modul **testbench** care să verifice funcționalitatea modulului **LFSR** implementat anterior.