
Test AC Varianta 14

1. Se consideră un dispozitiv combinațional având o intrare *i* și o ieșire *o* pe 4 biți, care codifică un număr pe 4 biți în formatul Gray, codificare descrisă în tabelul de mai jos.

Inputs				Outputs			
I_3	I_2	I_1	I_0	o_3	o_2	o_1	O_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1


Obs: Restul valorilor nelistate sunt considerate elemente don't care

- a) Minimizati pe foaie functiile de la iesire folosind metoda diagramelor Karnaugh.
- b) Redactați un modul care implementează funcția booleană rezultată după minimizare. Modulului i se va atribui un nume sugestiv (ex. *gray_encoder*).
- 2. Se consideră arhitectura unui Linear Feedback Shift Register (*LFSR*) de 4 ranguri:



- a) Să se determine periodicitatea secvenței de ieșire generând toți vectorii nenuli pe 4 biți.
- b) Să se implementeze, folosind limbajul Verilog, structura *LFSR* prezentată mai sus.

3. Se consideră următoarea schemă bloc a unui Built-In-Self-Test (BIST):



- a) Proiectați pe foaie arhitectura completă *BIST* compusă din LFSR-ul de la problema 2 (*TPG*), dispozitivul combinațional de la problema 1 (*DUT*) și un Multiple Input Register (*MISR*) care să îndeplinească rolul unității *ORA*.
- b) Implementați, folosind limbajul Verilog, arhitectura **BIST** proiectată la punctul a).
- c) Redactați, folosind limbajul Verilog, un modul testbench pentru testarea modulului **BIST** implementat la punctul b).