#### TRABALHO INDIVIDUAL

#### COMPUTADOR DIGITAL TRANSISTORIZADO ITA II

ORIENTADORES 1

PROF. TIEN WEI CHU

PROF. RICHARD R. WALLAUSCHEK

PROP. ALPRED VOLKMER

PROP. TERCIO PACITTI

ALUNOS :

FLAVIO DE LACENDA ABREU /

MARIO DE MEDETROS BETHLEM

MAURICIO KURCGANT

NORIVAL FERRARI

ITA DIVISTO DE ELETRÔNICA 1962

MINISTRIO DA AERONAUTICA CENTRO O CRICO DE ACRONAUTICA BIBLIOTRICA CENTRAL

29366

Jão José dos Campos, 22 de novembro de 1962.

Ilmo. 3r. Prof. Capt. Tercio Pacitti

Frezado Prof. Pacitti

Com este relatorio vimos apresentar a primeire fase de construção de um computador digital tran sistorizado, paralelo, para futuro uso da Divisão. O
ITA-II ganha aquí já o seu especto, e ficam as informações para que sua obra passa ser continuada.

As agradecer as colaborações dos professores que supervisionaram esse trabalho, desejamos nos de - ter na figura já não existente, do Prof. Wallauschek que foi o idealizador do ITA-II e por certo tempo e único a defender e justificar sua existência. Se nos reunimos para a construção de tal computador, o devemos a êle, e à sua memória dedicamos esse trabalho, jun to com os nossos protestos de agradecimento, admira - ção, respeito e saudade.

Atenciosamente

Flávio de Lacerda Abreu Mário de Medeiros Bethlem Maurício Kurcgant Norival Ferrari

# GALÍTULO I - INTRODUÇÃO

O presente trabalho é o início de um computador que quando encerrado deverá realizar operações das mais diversas e com números de tal ordem de grandeza que tornem possível sua utilização em vários campos de aplicação.

Trata-se de um computador digital paralelo transistorizado que conterá 4.096 endereços em memória de aneis magnéticos, com 32 bite em cada palavra, o que permitira operar com números até ordens de grandeza de 10<sup>10</sup>
ou 10<sup>-10</sup>. 6 sistema de funcionamento é o binário de modo
que quando completo, como complemento obrigatório conterá o computador um conversor decimal-binário na entrada
e um binário-decimal na saída. Por dificuldades de ordem
mecânica pretende-se que na entrada o carregamento da maquina seja feito por um teclado enquento que a saída será
feita por meio de um painel de lampadas indicadoras.


Apresentamos neste trabalho as seguintes inovações em relação ao computador digital precedente - ITA 1:

- 1) memoria de núcleos magnéticos; este tipo de memoria tem vantagem de possuir grande capacidade de armazenamento de dados em pouco espaço além de grande conflabilidade.
- 2) utilização de circuitos impressos; este tipo de circuito tem como vantagem a facilidade e rapidez de montagem além de apresentar menores problemas de contato.
- 3) utilização de circuitos padronizados na menor quantidade possível de tipos diferentes de modo as placas poderem ser substituíveis fácilmente num ou noutro ponto do computador tornando mais fácil a manutenção.

O problema mais sério que surgiu foi o da aquisição de material principalmente no que se refere so material importado. Este constou dos soquetes lineares de produção francêse (SOCAPEX) trazidos da Europa pelo Prof. Wallauschek além de transistores ASY-26 e ASY-27 de febricação holandêse (PHILIPS), slém de núcleos magnéticos também holandêses.

Fara bom andamento dos trabalhos, os partecipantes deste trabalho separam-se em 2 grupos; enquanto o grupo Flávio-Bethlem estudou os problemas relativos à memória magnética, o grupo Ferrari-Mauricio ficou responsável pela parte lógica do aparelho.

DIAGRAMA DE BICCOS



CAPÍTULO III DIAGRAMA LÓGICO

	A simbologia per nos usada foi a seguinte :
1	circuito porta CR de 2 entradas (1 só circuito)
1	circuite porta OR de 2 entradas (1 circuite por bit)
<b>—</b>	circuite porta NOR de 2 entradas (1 sé circuite)
	circuito porta AND de 2 entradas (1 só circuito)
	circuito porta AND de 2 entradas (1 circuito por bit)
1	circuito porta NAMD de 2 entradas (1 só circuito)
	Inversor
<b>N</b>	multivibrador bi-estável
4	multivibrador mono-estavel
	multivibrador oscilante
-0-	seguidor de emissor

## OBSERVAÇÕES PRELIMINARES


Devido a simplicidade de construção e economia conseguidas empregando circultos porta tipo NCR e NAND, êstes circultos serão usados preferencialmente aos tipos OR e AND, sempre que possível. Entretento para maior facilidade de compreensão do diagrama lógico total usou-se somente circultos OR e AND neste diagrama. Já no capítulo VI onde veremos detalhadas as partes efetivamente construídas, representaremos os circultos como foram realmente usados.

Adotemos como nívels légicos em nossos circuitos os seguintes valores:

sinal em -B volts nivel 0
sinal em 0 volts nivel 1
conforme esquema abaixo
0 volts

o -B volts

Outro detalhe que devemos citar desde ja a que os multivibradores disparam somente com gatilhos positivos, isto é, quando o pulso aplicado a sua entrada passa do estado O ao estado l.



#### CALITULO IV

SEQUÊNCIA LÓGICA DO CARREGAMENTO E OPERAÇÕES DO COMPUTADOR

#### SÍMBOLOS USADOS

R-A Registrador de acesso R.E Registrador de entrada R.S Registrador de saída R.I Registrador intermediário R.C Registrador de comando ACC Acumulador A Endereco contido no R.C CC Contador de comando Multivibrador blestavel de entrada BIEN Multivibrador bi-estavel de partida BIPAR BIARIT Multivibrador bi-estavel de operação aritmética Multivibrador bi-estavel de operação de contrôle BICONT Pulso de fim de operação aritmética PFAR

(x) Conteúdo de X

((x)) Conteúdo do endereço indicado em X

## SEQUÊNCIA DE OPERAÇÃO

- A LIGUE O RELÓGIO
- B RESET GERAL
- C CARREGAMENTO DAS INSTRUÇÕES OU DADOS
  - C-1 Ligue a chave de entrada (BIEN) em carregar
  - C-2 Set o contador de comando (CC) para o endereço onde se deseja colocar a primeira instrução ou dado

C-3 Set a instrução ou dado no (RE) Cal Fressione a partida

Pare

- D EXECUTE NOVAMENTE C-2 e C-3 OU SOMENTE C-3 SE A PRÓ-XIMA INSTRUÇÃO POR COLOCADA NO ENDEREÇO SEGUINTE. VOLTE A C-L
- E DESLIGUE A CHAVE DE ENTRADA APÉS O TREMINO DO CARRE-GAMENTO
- F RESET GERAL
- G PROCESSAMENTO
  - G 1 Set o CC para o endereço da primeira instrução a ser executada.
  - G 2 Pressione a partida. Vá para 1

Interpretação do codigo Código 3: OPERAÇÃO ARITHETICA Código L: OPERAÇÃO CONTRÔLE Codigo 5: GPERAÇÃO ARMAZENAR Código 6: OPERAÇÃO SAÍDA

CODI 00 3 OPERAÇÃO ARITMÉTICA (A) -- (RA) ((RA)) -- (RI) LIMPE O ACUMULADOR E SOME SUB-CODIGO a (RI) -- (AGC) (RI) -((RA)) (CC) + 1 -- (CC) Volte a 1 PFAR SUB-CÓDIGO & SOME (RI) + (ACC) -- (ACC)

```
(RI) - ((RA))
                 (CC) + 1 - (CC) Volte a 1
        PEAR
SUB-CÓDIGO e
               LIMPE O ACUMULADOR E SUBTRALA
        PS
                -(HI) + (ACC) - (ACC)
                 (RI) ---- ((RA))
                 (GC) + 1 -- (GC) Volte a 1
        PFAR
SUB-CODIGO d
               SUBTRALA
                 (ACC) - (RI) - (ACC)
        Pa
                 (RI) - ((RA))
                 (CC) + 1 - (CC) Volte a 1
        PFAR
SUB-CÓDIGO a
               MULTIPLE QUE
                 (AGE)*(RI) -> (ACE)
        PH
                 (RI) ((RA))
                 (CC) + 1 --- (CC) Volte a 1
        FPAR
SUB-CODIGO f
               DIVIDA
                 (ACC) : (RI) - (ACC)
                 (RI) - ((RA))
                 (GC) + 1 - (GC) Volte a 1
       FAR
SUB-CODIGC &
               DIVISÃO INVERSA
                 (RI) : (ACC) -- (ACC)
                 (RI) - ((RA))
                 (00) + 1 -- (00) Volte a 1
        PEAR
SUB-CÓDIGO h
              SUBTRAÇÃO INVERSA
                 (RI) - (ACC) - (ACC)
                 (RI) - ((RA))
                 (CC) + 1 - w (CC) Volte a 1
   se em qualquer caso houver CVERFICW em lugar de PFAR
   dealigue a partida.
```

CÓDIGO L OPERAÇÃO CONTRÔLE SUB-CÓDIGO 1 TRANSFIRA Pa BICONT Registre (A) -(CC) P5 BICONT Conte Volte a 1


```
SUB-CÓDIGO 1
              TRANSFIRA SE (ACC) = 0
                (AGC) \neq G (GC) + 1 - - (GC)
(AGC) = G BIGONT REGISTRE
        P3
                (A) --- (ACC)
                BICONT CONTE Volte a 1
SUB-CÓDIGO k
              TRANSPIRA SE (ACC)>0
                (ACC) \leq 0 (CC) + 1 - (CC)
                (ACC)> O BICONT REGISTRE
                (A) - (GC)
        P5
                BICONT CONTE Volte a 1
SUB-CODICO 1
              TRANSFINA SE (ACC) < 0
                (ACC)≥0 (ES) +1 -(CC)
               (ACC) <0 BICONT REGISTRE
                (A) - (CO)
                BICONT CONTE
                                  Volte a 1
CÓDIGO 5
              OPERAÇÃO ARMAZENAR
       Pa
                (A) - (RA)
                (ACC) --- (RI)
                Seleção do enderêco
       25
                (RI) -((RA))
                (CC) + 1 -(CC) Volte a 1
CODIGO 6
              CPERAÇÃO SAÍDA
               (A) - (RA)
               ((RA)) - (RI)
        PS
                (RI) - (RS)
                (RI) -((RA))
                Pare
```

H - O RESULTADO (PARCIAL OU FINAL) PICA INSCRITO NO PAI-NEL DE LÂMPADAS ANEXO AO RS. APÓS A LEITURA DO RESUL-TADO O RS É RESETADO. SÓ ENTÃO O PROCESSAMENTO CON-TINUA. (NO CASO DO RESULTADO SER PARCIAL).

## CAPTTULO V


# DETALHAMENTO DOS BLOCOS CONSTRUIDOS EM 1962

- a) DISTRIBUIDOR DE PULSOS
- b) CONTADOR DE COMANDO
- e) REGISTRADOR DE COMANDO
- e) MATRIZ DECODIFICADORA
- Y) UNICADES PARFORS



00 00

MAGGONTE HESE! RELOGIC Po  ${\cal H}_{\tilde{\tau}}^2$ P R P4




~

高

-

000

-



.


島

\*

.

2

22




-

0

\*

-




TILL - SECULIVE DE PRISONE


ø.

-

-




T. P - PULTIVE HEARTH BE SOVATE



23

T.5 - CTROUTTO FORTA NAME



1.4 - CIRCUITO FORTA NOR

## CAPÍTULO VI

DESCRIÇÃO DO FUNCIONAMENTO DOS BLOCOS CONSTRUIDOS EM 1962 (Ver detalhes de cicuito no capítulo anterior)

#### a) DISTRIBUTION DE PUISOS

O distribuidor de pulsos é o bloco que tem por finalidade manter o ritmo de funcionamento do computador. Fornecendo para isto seis pulsos sucessivos que chamaremos de Po, Pr. Presse Pc de tal forma que quando for acionado o multivibrador chamado BIPAR, estes pulsos de 7 microsegundos de largura cada um, sairão sucessiva e respectivamente pelas é saldas do bloco. Entretento, a qualquer instante, uma ordem externa podera mudar novamente o estado do BIFAR e então o pulso que estava saindo neste instante permanecerá no estado 1 até que nova ordem chegue ao bloco. Esta nova ordem poderá ser a de um novo acionamento do BIPAR e entac os puisos e partir daquele em que o distribuidor de pulsos estava parado, continuação a sair com 7 microsegundos de largura ou então a ordem podera ser a de RESET e entac o distribuidor de pulsos sera limpo e pronto para que, quendo actonado o BIPAR, os pulsos comecem a partir de P.-

O distribuidor de pulsos consta de um multivibrador escilante chamado de RELÓGIG, que trabalha na frequência de 140 Kc/s e que está sempre fornecendo uma enda quadrada de período de 7 microsegundos desde que o computador esteja ligado.

Os pulsos do RELÓGIO entrem num circuito NOR que tem a cutra entrada ligada à saída do multiviorador bi-es-tável de gatilho assimétrico chamado de BIPAR. Se a saída do BIPAR estiver no estado 1 não haverá saída no NOR, o qual se manterá constantemente no estado Q. Se por outro lado o BIPAR tiver sua saída no estado O, quando o RELÓ-GIO estiver em 1, a saída do NOR estará em O, e quando o

RELÉGIO em O, a saída do NOR em 1 conforme a tabela abaixo.

BIP	NCR 1
BIP	0 .
BIP	0
BIP	0

A saída do Non entra num contador até 7 que consta de 3 multivibradores bi-estáveis de gatilho simétrico, oujos estágios estão acoplados entre si também por circuitos NOR em que a segunda entrada está ligada igualmente ao BI-PAR.

Além do gatilho simétrico, cada um destes 3 multivibradores componentes de contador até 7 contém uma outra entrada assimétrica, em só uma das bases, de modo a levar os 3 multivibradores ao mesmo estado, resetando o contador.

As saidas dos 3 multivibradores estas acopladas a seis circuitos tipo NOR combinados diferentemente de modo que em 6 das 8 possibilidades que o contador oferece, haw veré uma saida em cada um dos circuitos NOR, ou seja uma saida ficará no estado 1 e as demais em 0, até nova mudança do contador, isto é, 7 microsegundos.

Temos a seguir a sequência dos pulsos que pode ocorrer no distribuidor de pulsos conforme as ordens CONTE, NÃO CONTE, LIMPE.

## b) CONTADOR DE COMANDO

C contador de comando é o bloco do computador que tem por finalidade dar a sequência de enderêços da memória que devem ser percorridos para que o programa pré-estabelecide seja seguido, mantendo agsim a continuidade da operação. É ele também o bloco que seleciona, durante o
carregamento, o endereço onde se deve colocar a instrução ou dado introduzido no registrador de entrada.

C contador de comando possue, controlando suas funções, um multivibrador bi-estável de gatilho assimétrico, que chamaremos de BICONT. Quando êste BICONT estivor num de seus estados, que chamaremos de CONTE, o
contador de comando funciona como um simples contador
binário de 12 bits, quantidade suficiente para a memoris a ser usada. Quando o BICONT passa para seu outro
estado, que chamaremos de REGISTRE, instentamemente o
contador de comando e resetado e, logo a seguir a informação contida nos 12 últimos bits do registrador de comando entra paralelamente no contador de comando. Quando o BICONT passar novamente para o estado CONTE, inicia-se novamente a contagem a partir do número que la registrado estava.

O contador de comando consta de 12 multivibradores bi-estáveis de gatilho simétrico, sendo que a saída
de um estágio de um estágio está scoplada s entrada do
seguinte, assim como a entrada do primeiro estágio ao
circuito externo, por meio de circuitos NCR. A outra entrada dos NOR está ligada a uma das saídas do BICONT.

quando esta saída estiver em ZERO os pulsos que entram
no contador de comando poderão passar de um estágio para o outro (conforme explicado no distribuidor de pulsos)
e portanto teremos um contador até 4095. Estamos na posição CONTE.

quando ao BICONT for aplicado um pulso que muda seu estado para UM, um pulso é também aplicado a uma entrada assimétrica em todos os bi-estáveis do contador resetando-os. A seguir um outro pulso entrando em 12 circuitos NOR cuja outra entrada é saída do registrador de comando, permite à informação entrar no contador de comando por meio de outra entrada assimétrica existente nos 12 multivibradores.

#### o) REGISTRADOR DE COMANDO

O registrador de comando é o bloco onde toda informação não numérica chega, vinda do registrador intermediário (a informação numérica vai para a unidade aritmética ou memória, ou alada saída) e dirige-se, parte para a matriz decodificadora s, parte para o contador de comando (ordem de REGISTRE) ou para o registrador de acesso a memória conforme a instrução seja aritmética ou de contrôle.

Consta o registrador de comando de 16 multivibradores bi-estáveis de gatilho assimétrico. Os 12 primeiros bits deste bloco estão concentrados por meio de circuitos NOR à saída dos 12 primeiros bits (à partir de direita) do registrador intermediário. Os à últimos bits do registrador de comando estão também ligados por meio de NORS dos à últimos bits do registrador intermediário. A outra entrada destes circuitos está com nectada a um pulso externo que dará ou não passagem da informação do registrador intermediário ao registrador de comando.

Alem disto, os 16 multivibradores possuem uma outra entrada assimétrica de modo a poderem ser resetados simultâneamente.

#### d) MATRIZ DECODIFICADORA

Como vimos no capítulo IV, temos lu instruções diferentes no computador.

8 instruções aritméticas

4 instruções de contrôle

l instrução de armazenar

l instrução de saída

Para codificarmos estas 14 instruções necessitamos de 4 bits. Exatamente para isto servem os 4 últimos dos 16 bits do

registrador de comando.

As saídas destes 4 últimos multivibradores vão acopladas diretamente a entrada de 14 circultos NOR de 4 entradas cada, de modo a 14 das 16 combinações fornecerem saídas que comandarão as instruções correspondentes.

Como, no caso de instrução aritmética ou de controle, temos de ter pulsos correspondentes à cada instrução e também o grupo à que ela pertence, por exemplo instrução aritmética (3) semar (b), constituimos as entradas da matriz codificadora do seguinte modo:

1111 a
1110 b
1101 c
1100 d
1011 e
1010 r
1001 g
1000 h

último bit 1 instrução aritmética 3

0111 1 0110 J 0101 k

últimos dois bits respectivamente 0 e 1 instrução contrôle 4

0011 instrução armazenar 0010 instrução selda

Deste modo, a matriz codificadora, alem de fornecer as 14 saídas (NOR de 4 entradas) já citadas, possue também uma saída 3 sempre que último bit for unitário e uma saída 4 sempre que o último bit for nulo e o penúltimo unitário.

A possibilidade restante 0001, sendo código desconhecido ao computador simplesmente o para.

#### CAP. VII. ARMAZENAMENTO

## I. INTRODUÇÃO

o armazenamento é feito numa memória de núcleos magnéticos com capacidade de 4096 palavras de 32 bits, ou seja, 32 planos de the x 64 núcleos cada um. A operação da memória é feita por técnica de correntes coincidentes, sem de o acesso aos enderêços obtido por um sistema que usa núcleos magnéticos de duas matrizes de chaveamente, 8 x 8 cada.

Cada matriz de chaveamento requer 10 "bias drivers" dispostos em dois grupos de 5 que vão selecionar um único núcleo desta matriz. Cada grupo de "bias-drivers" á aciona do por um codificador de acordo com a informação contida no registrador de acesso; são sinda necessários "drivers" de inscrição e leitura; é importante notar que uma inscrição na memória, nêste sistema, á sempre feita no enderêço que acabou de ser lido.

# II. DESCRIÇÃO DO SISTEMA




DIAGRAMA LÓGICO SIMPLI FICADO

#### III. REGISTRADOR DE ACESSO

No registrador de scesso, coloca-se o enderêço da memória selecionado para a operação de leitura ou de inscrição. Trata-se de um conjunto de 12 biestáveis, que seleciona um entre 4096 enderêços, numerados de 0 a 4095, utilizan do-se o sistema de numeração binária. Estes biestáveis são identicos aos usados no "Contador de Comando".

#### IV. CODIFICADORES

O registrador de acesso é dividido em 4 grupos de 3 multivibradores, alimentando cada grupo um codificador. On 4 codificadores são identicos, bastando então, descrever 1 deles. Cada codificador alimentará 5 "drivers" fornecendo 8 saídas independentes num código denominado "3 de 5", isto és a cada entrada haverá sinal em 3 dos 5 fios, "bias drivera", que acionam os "drivers".


PROJETO DO CODIFICADOR

Sinal em 3 saídas significa o mesmo que ausencia de sinal nas cutras 2.

Por um processo de tentativas, com suxílio do diagra ma de Veitch, obtem-se o codificador mais econômico.

		1	Ī	
2.	35	34	54	25
Z	32	31	14	21
	4	4		4

Cada par de números mostra os "Bios-Drivers" sem sinal BO-Bios-Driver



#### V. "BIAS-DRIVERS"

Cada bias-driver é excitado por uma das saídas do codificador e por um pulso mais estreito, porem de mesma amplitude e polaridade, que chamaremos "sinal FB".

Ao ser excitado, o driver deve fornecer um pulso de corrente de ordem de 400 miliamperes, e só deve fornecer essa corrente durante o tempo em que está excitado.

O sinal do codificador passa num circuito OR, com o sinal FB, sendo que a saída excita um transistor non que vai acionar o transistor de saída, conforme o circuito abaixo

## VI. FUNCTORAMENTO DA MATRIZ DE CHAVEAMENTO


Para cada número binário anotado no registrador de acesso, deve ser selecionado um e admente um enderes ço na memória; a definição de um endereço, na técnica de correntes coincidentes, implica na escolha de 1 entre 64 "x" e um entre 64 "y", cuja intersecção define o enderes ço procurado. Podemos então dividir o conteúdo do regiatrador de acesso em duas metades, é bits cada, a usar os primeiros é bits para selecionar x e os últimos para y.

Então vamos nos concentrar apenas numa matriz já que o funcionamento da outra é identico. Seja a matriz x.

Trata-se de uma matriz 8 x 8, ou seja, apresen tando 61, núcleos magnéticos; a operação do sintema baseiase em fazer corresponder a cada número de 6 bits, um e
somente um núcleo magnético da matriz, que por sua vez es
tá associado a um e somente um fio x da memória. Vejamos
como tal correspondência é realizada.

A codificação "3 de 5" é de tal forma que para uma classe de 3 bits do R.A. corresponde uma e somente uma com binação de 3 drivers funcionando, isto é, fornecendo corrente, e dois desligados. A saída dos drivers é levada à matriz de chaveamento num enrolamento tal que para a situa ção de 6 drivers ON e 4 drivers OFF apenas um núcleo da matriz de chaveamento acha-se na situação "UNBIASED", conforme mostra a figura abaixo:

Ciclo de historese de um núcleo da matriz de chaveamento



Se agora aplicamos a matriz de chaveamento toda, um pulso de corrente no sentido indicado acima Ler, apenas o núcleo "UNBIASED" muda de estado, dando uma variação de fluxo que é recolhida por efeito de transformador, dando um pulso de corrente, "half-select" em determinado fio "x" da memória; vemos que SOMENTE UM núcleo ficou no ponto A, e portanto, semente esse núcleo muda de estado, e como a cada núcleo está associado um e semente um fio x semente esse fio x está selecionado.

Um análogo procedimento para a matriz y, selediona um fio y de modo que apenas um endereço na memória, ou seja, a intersecção desses flos x e y está selecionado.


Após a leitura, o núcleo selecionado se mantém no ponto e; se passamos então por toda a matriz um pulse de corrente no sentido escrever, êle volta ao estado superior, fornecendo uma variação de fluxo de sentido contrário a que havia fornecido na leitura, variação essa que é recolhi da pelo mesmo transformador de leitura, dando um pulso de corrente na memória em sentido contrário ao da leitura, per mitindo essim que se escreva no mesmo enderêco que acabou de ser lido.

Enrolamento BIAS

A codificação "3 de 5" forneceu a seguinte tabelas

		DRIV	ERS	
Octal	421	ON	OFF	
0	000	3,4.5	1,2	
1	001	1,4,5	2,3	Os números da coluna
2	010	1,3,4	2,5	DRIVERS, indicam os
3	011	1,2,4	3,5	mesmos, numerados de
4	100	2,3,5	1.4	1 a 5.
5	101	2,4,5	1,3	
6	110	1,2,3	4,5	
7	111	1,2,5	3,4	

Além dos enrolamentos "bias", ainda existem os enrolamentos: Ler e secrever que servem a todos os núcleos, e
os enrolamentos de saída, um para cada núcleo. De maneira
a ilustrar o enrolamento de um núcleo da matriz, vejamos e
desenho abaixo



Podemos agora exemplificar o funcionamento do siate ma; digamos que no registrador de acesso, os seis primeiros números fossem Oll 101, os tres primeiros algarismos, façamos corresponder so empolamento horizontal o que implica pe la tabela da codificação "3 de 5", drivera 1,2,4 ligados. Se acompanhamos o envolamento bias vemos que nessa situação ape nas a fila 3 deixa de receber corrente. Analogamente para os outros três algarismos 101, correspondendo so envolamento — vertical, funcionarão os drivers 2,4,5,0 que deixa apenas a co luna 5 sem receber corrente.

A intersecção da fila 3 com a columa 5 mostra que somente o núcleo 35 não recebe corrente nenhuma, donde so mente êle se encontra no ponto A da curva de historese.


É evidente então que uma corrente de Ler aplicada em sentido contrário à de Bias levará o núcleo 35 e somente e núcleo 35, ao outro estado, variação essa de fluxo recolhida no enrolamento de saída, dando um pulso "half-select" no fio x nº 35 da memória (estando os fios x numerados de 60 a 77, em base octal)

Um procedimento análogo com os outros 6 algarismos do R.A., selecionaria outro núcleo na matriz ?, que daria um "half-select" no fio y correspondente e definindo e enderêço procurado.


## VIL. SINURONIZAÇÃO

As operações de seleção são sempre feitas nos pulsos devo sos P<sub>1</sub> e P<sub>1</sub>; então com o aparecimento dênces pulsos devo conduzir a saída dos codificadores aos drivers e ao mesmo tempo ligar o sinal PB cuja função será explicada adiante. Um pouco atrazado ligamese os drivers de leitura e em pulsos subsequentes ligamese o driver de inscrição. Podemas memorionar agora que a seleção do Y é atrazada de aproximadamem te I micro-segundo em relação à seleção do X, atrazo êsse que visa diminuir o ruído sobre o qual a saída é detetada.

Podemos então construir o diagrama de bloco de sia



PORMAS DE ONDA



Ao aparecer o pulso F<sub>1</sub>, aciona-se o mono-estável que fornece o sinal PB<sub>1</sub>; êste sinal entra juntamente com as saídas dos codificadores nos drivers, cuja entrade é um circuito OU conforme já vimos. O sinal FB<sub>1</sub> é aplicado indistintamente a todos os 10 drivers x, ligando-os portanto. Devido à carga indutiva de cada driver, dada pelo enrolamento de bias, o tempo de subida á limitado ainda mais que a tensão utilizada é baixa (-10 volta). Então, durante o pulso PB<sub>1</sub>, período que é chamado de pré-bias, todos os drivers desenvolvem a forma de onda- Pré-bias, indicada pa figura.

Por cada núcleo passam à enrolamentos bias, de tal maneira que seus efeitos se somem; quando o sinal pré-bias atinge cerca de 1/4 de seu valor final, para cada núcleo temos e efeito de uma unidade de bias, o que o coloca no ponto B da curva de historese. Vemos, assim, que durante o período "Pré-bias" ocorre um "reset" de núcleos que não tivessem sido completamente resetados no período de insecrição.

Nesse instante ligamos o driver de leitura que não vai mudar nenhum núcleo de estado, devido a polarização da de pelo pré-bias.

Quando a energia magnética posta em jogo for igual aquela que corresponderia a 6 drivers funcionando e 4 desligados, desligamos o sinal de Pré-bias. Agora restam fum 
ciomando apenas os drivers a que corresponde uma saída 1 
de codificador; a energia dos drivers que as desligam trans 
fere-se imediatamente aos que ficem ligados. A corrente de 
Bias etinge repidamente o seu valor final, e o único núcleo 
que não recebe nenhuma unidade de "bias" muda de estado, for 
necendo a saída half-select (Figura).

Experimentalmente, variando-se o instante em que é desligado o sinal PB e o instante em que é ligado o driver-ler, chegamos a um ótimo de tempo de subida para o pulso half-select.

Analogamente procede-se para Y, sondo que o atrase dado a Y reduz o ruldo na saída da memória.

o pulso P2 atrasado liga o driver de escrever, que funciona menos tempo que o de ler, dando um half-select de inscrição, de duração menor que e de leitura, o que tem a grande vantagem de já escrever perturbado, evitande o problema de utilização de pulsos de perturbação, fato que já havis sido meio contormado pelo atraso de Y me relação a X.


#### VIII. CIRCUITOS

DRIVER- O circuito do ítem V foi montado usando-se OC-47 como o pap do circuito CU, OC-141 como apa do inversor e OC-30 para alta corrente. Enquento os dois primeiros transistores responderam bem até pulsos de ordem de 2 mioro/segundos, o OC-80 provou não ser utilizável no case.


MONO-ESTÁVEL PB. Realizado com OC-171, forneceu pulso de 6 volta de amplitude, negativo, sendo gatilhado por pulso positivo de 6 volta através diferenciador.

NAND- Realizado com OG-169, corresponde à tabela:

Entrada	1 Entrada 2	Saida
0	0	2
0	1	1
1	0	1
1	1	0



# NAND



MONOESTAVEL PB

# IX. SUGESTÕES RELATIVAS À MEMÓRIA

O primeiro e mais grave proclema para construção da memória de núcleos magnéticos é o seu alto preço. Junto com esse existem outros problemas de ordem técnica:

O sistema de decodificação para acesso a memoria necessita de mais alguma elaboração. Os núcleos usados naquela matriz devem sinda ser projetados. É preciso que se obtenha um manuel de características de núcleos magnéticos (os da memoria são do tipo 601). Isto pode ser conseguido na Philips-Holanda.

O projeto em sí pode ser consultade no "IRE Transactions on Electronic Computers, June 1961, no arti go "Matrix Switch and Drive System for a low-cost Magnetic--Core Memory" de Warren A. Christopherson. O professor orientador desse trabalho possul uma cópia.

Os"drivers" devem fornecer correntes muito altas, da ordem de 0,5 A, na forma de pulsos retangulares, de até 2 micro/segundos de largura. Os transistores para este mister, isto ét que dam alta potencia com bos res posta as altas frequencias tem de ser importados.

Fice ainda a sugestão do Prof. Pacitti, para que se construa, independentemente, uma pequene memoria de multivibradores, de umas 30 palavras aproximadamente, de ma neira que o computador possa funcionar até que se consi-

