

System cyfrowy



System cyfrowy - realizacja




US – automat lub (coraz rzadziej stosowany) układ mikroprogramowany

Przykład syntezy strukturalnej Konwerter kodu binarnego na kod BCD¹⁾:


- W kodzie BCD (Binary Coded Decimal) każda cyfra liczby zapisanej w kodzie dziesiętnym jest przedstawiana czterobitową liczbą binarną
- Np. liczba 489 zostanie zapisana jako wektor binarny z wykorzystaniem 12 bitów (3 × 4 bity)
- □ 4 8 9 □ 0100 1000 1001

Przykład ten dokładnie omówiony jest w książce:




1)

Konwerter Bin2BCD




 $0 \le \text{liczby} \le 99$

Metoda +3




Р W

Algorytm konwersji z kodu BIN na BCD




Opis strukturalny




Sieć działań z uwzględnieniem UO


Synteza układu sterującego!

Numeracja stanów wewnętrznych




Zamiana SD na automat sterujący





Р W

Tablica p-w automatu sterującego




		5色制 7		MO R	N.C.		3) 50%		
S X ₂ X ₁	x ₀ 000	001	011	010	110	111	101	100	z
A ₀	A ₀	A ₀	A ₀	A ₀	A ₁	A ₁	A ₁	A ₁	Z ₀
A ₁	A ₂	A ₂	A ₂	A ₂	A ₂	A ₂	A ₂	A ₂	Z ₁
A ₂	A_3	A ₃	A ₆	A ₆	A ₆	A ₆	A_3	A_3	Z ₂
A_3	A ₄	A ₄	A ₇	A ₇	A ₇	A ₇	A ₄	A ₄	Z ₃
A ₄	A ₂	A ₅	A ₅	A ₂	A ₂	A ₅	A ₅	A ₂	Z ₆
A ₅	A ₀	A ₀	A ₀	A ₀	A ₀	A ₀	A ₀	A ₀	Z ₇
A ₆	A_3	A ₃	A ₃	A ₃	Z ₄				
A ₇	A ₄	A ₄	A ₄	A ₄	A ₄	A ₄	A ₄	A ₄	Z ₅

Tablica p-w wystarcza do realizacji automatu!


W

Opis strukturalny




a jak jest w rzeczywistości...

uzyskaną strukturę zapisujemy w języku opisu sprzętu i



Realizacja wg języka VHDL (raport systemu MAX+PLUSII)

```
** DEVICE SUMMARY **
Chip/ Input Output Bidir Memory Memory LCs
POF Device Pins Pins Bits % Utilized LCs % Utilized
bin2bcd EPF10K20RC240-3 10 9 0 0 % 72 6 %
User Pins: 10 9 0
```



I T P W


ZPT

Można inaczej: Bin2BCD – specyfikacja behawioralna w języku AHDL

```
SUBDESIGN bin2bcd
             lb[7..0], start, zegar
                                               : INPUT;
                                                : OUTPUT
             Id[7..0], koniec
VARIABLE
             Ida[3..0], Idb[3..0]
             lb r[7..0], lk[3..0]
             Id[7..0], koniec
BEGIN
             (Ida[], Idb[], Ib r[
             (ld∏, koniec).clk
             IF start THEW
                                                IF Idb[] >= 5 THEN
                                                                 Ida[] = (Ida[2..0], B"1"); -- bit Ib[3] = 1
                                                                 [db] = ([db[2..0] + 3, [b r[7]);
                                                ELSE
                                                                 Ida[] = (Ida[2..0], B"0"); -- bit Ib[3] = 0
                                                                 [db] = ([db[2..0], [b_r[7]);
                                                END IF:
                                               |b| r[] = (|b| r[6..0], B"0"); -- przesun w lewo
                                               lk[] = lk[] - 1; -- zmniejsz lk
                              ELSE
                                               Ida[] = Ida[];
                                               |db| = |db|;
                                               Id[] = (Ida[], Idb[]);
                                               koniec = B"1";
                              END IF;
             END IF:
END:
```


Opis behawioralny (raport systemu)

```
** DEVICE SUMMARY **
Chip/
                         Input Output Bidir Memory Memory
                                                                     LCs
                         Pins Pins
                                      Pins
                                             Bits % Utilized LCs % Utilized
POF
         Device
                                                                        3 %
bin2bcd
         EPF10K20RC240-3
                         1.0
                                                       0 %
                                                               41
User Pins:
                          10
```



Wynik otrzymujemy po 8 taktach zegara więc jedna liczba konwertowana jest w około **127** ns, czyli szybkość konwersji wynosi **7,8 mln** liczb na sekundę

Opis behawioralny (symulacja)



Opis behawioralny...



Spisuje się doskonale, ale czy rzeczywiście jest to zawsze najlepsza metoda syntezy. Są podobno doskonałe procedury syntezy logicznej, np. Espresso

Konwerter Bin2BCD na poziomie logicznym

```
.type fr
.i9
.08
.p 100
000000000 0000 0000
000000001 0000 0001
000000010 0000 0010
000000011 0000 0011
000000100 0000 0100
000000101 0000
000000110 000
000000112
            0000
          0001 0001
  100 0001 0010
000001101 0001 0011
001100001 1001 0111
001100010 1001 1000
001100011 1001 1001
```





MAX+PLUSII → ??? komórek

P W

Tablica prawdy – bin2bcd

```
SUBDESIGN binbcd99
  i[8..0] : INPUT;
  o[7..0] : OUTPUT;
)
BEGIN
TABLE
  (i[8..0]) \Rightarrow (o[7..0]);
   B"000000000" => B"00000000":
   B"000000001" => B"00000001":
  B"000000010" => B"00000010";
  B"000000011" => B"00000011";
  B"000000100" => B"00000100":
   B"000000101" => B"00000101":
  B"000000110" => B"00000110";
  B"000000111" => B"00000111";
  B"000001000" => B"00001000";
   B"000001001" => B"00001001":
   B"000001010" => B"00010000":
  B"000001011" => B"00010001";
  B"000001100" => B"00010010";
  B"000001101" => B"00010011";
```




Rozwiązanie bardzo szybkie... gdyby nie ta ogromna ilość zasobów potrzebnych do realizacji

```
Chip/
POF Device Pins Pins Pins Bits % Utilized LCs % Utilized binbcd99 EP1K10TC100-1 7 8 0 0 0 % 131 28 % User Pins: 7 8 0
```

A jak sobie poradzą z tym konwerterem najnowsze algorytmy dekompozycji

Tablica prawdy - bin2bcd


```
# Konwerter
bin2bcd
.type fr
.i 7
.0 8
.p 100
0000000
         00000000
0000001
         00000001
0000010
         00000010
0000011
         00000011
0000100
         00000100
0000101
         00000101
1011111
         10010101
1100000
         10010110
1100001
         10010111
1100010
         10011000
1100011
         10011001
.e
```



Demain + ans2hdl

```
TITLE " Decomposed project: bin2bcd ";
% Translated from DEMAIN format %
% Warsaw University of Technology %
% Institute of Telecommunications %
SUBDESIGN A
   in_1, in_2, in_3, in_4
                : INPUT:
   in_5, in_6, in_7
   out_1, out_2, out_3, out_4 :OUTPUT;
   out 5, out 6, out 7, out 8 :OUTPUT;
VARIABLE
   g1_1, g1_2, g1_3, g3_1
                                    :LCELL;
   g2_1, g2_2
                                    :LCELL:
BEGIN
---- Level 1 ----
TABLE
  (in_1, in_2, in_3, in_4) \Rightarrow (g1_1);
    B"1000" => B"0";
    B"0011" => B"0";
    . . . . . . . . . . . . . . . . . . .
    B"0001" => B"1";
    B"1011" => B"1";
END TABLE;
TABLE
  (in_6, g1_1, g2_1, g2_2) \Rightarrow (out_7);
    B"0X10" => B"0";
       . . . . . . . . . . . . . . . .
    B"1011" => B"1";
END TABLE:
```

Realizacja Bin2bcd wg Demaina



Bin2bcd wg Demaina i MAX+PLUSII

```
SUBDESIGN BINBCD99
                                                            Delay Matrix
  in 1, in 2, in 3, in 4
                                : INPUT:
                                                                  Destination
  in 5, in 6, in 7
                         : INPUT:
  out 1, out 2, out 3, out 4
                                   :OUTPUT;
                                                                             out 5
                                                     out 3
                                                                 out 4
                                                                                          out 6
                                                                                                      out
  out 5, out 6, out 7, out 8
                                   :OUTPUT:
                                                       8.4ns/8.6ns
                                                                   9.0ns/10.3ns
                                                                               9.8ns/10.2ns
                                                                                           8.8ns/10.3ns
                                              7ns
                                                         8.4ns
                                                                   9.2ns/10.3ns
                                                                               9.6ns/10.2ns
                                                                                           9.0ns/10.3ns
                                                                   9.2ns/10.4ns
                                              4ns
                                                       8.2ns/8.7ns
                                                                               9.8ns/10.3ns
                                                                                           9.0ns/10.4ns
UARIABLE
                                                       8.5ns/8.6ns
                                                                   9.3ns/10.4ns
                                                                               9.8ns/10.3ns
                                                                                           9.1ns/10.4ns
                                              6ns
  g1_1, g1_2, g1_3, g2_1
                                LCELL:
                                                         9.5ns
                                                                  11.1ns/11.3ns
                                                                              11 Ons/11 2ns
                                                                                             11.3ns
  g2_2
            :LCELL:
                                                                     7.7ns
                                                                                 7.5ns
                                                                                             7.7ns
BEGIN
---- Level 1 ----
TABLE
 (in_1, in_2, in_3, in_4) \Rightarrow (g1_1)
    B"1000" => B"0":
    B"0011" => B"0":
                                                           Rozwiązanie jeszcze
    B"0100" => B"1":
                                                           lepsze i mało komórek
    B"1001" => B"1":
    B"0010" => B"0";
    B"1100" => B"0":
    B"0111" => B"0":
                                   Input Output Bidir Memory Memory
                                                                                            LCs
  Chip/
             Device
                                  Pins Pins
                                                   Pins
POF
                                                            Bits % Utilized LCs % Utilized
binbcd99 EP1K10TC100-1
                                                      0
                                                                                    13
User Pins:
                                                      0
```

Konwerter Bin2BCD na poziomie logicznym







MAX+PLUSII → 131komórek



DEMAIN → 13 komórek (!!!)

P W