

# Σχεδιασμός System-on-Chip για επεξεργασία εικόνας και υλοποίηση με FPGA.

- Συγγραφέας: Καλάργαρης Χαράλαμπος
- Υπεύθυνος – Καθηγητής: Θεμιστοκλής Χανιωτάκης
- Βοηθός: Κώστας Αδαός

# Στόχος

- Εγκατάσταση κατάλληλων εργαλείων στο εργαστήριο Μικροηλεκτρονικής για την προσομοίωση του επεξεργαστή OR1200.
- Δημιουργία βάσης ενός SoC για την επεξεργασία εικόνας

# Συνδρομή στην Ακαδημαϊκή κοινότητα

- Προς Φοιτητές – Καθηγητές:
  - Παρέχεται η δυνατότητα να χρησιμοποιούν ένα καινούργιο επεξεργαστή
  - Η αναφορά της διπλωματικής εργασίας αποτελεί εγχειρίδιο χρήσης του επεξεργαστή OR1200
- Δημοσίευση στο διεθνές συμπόσιο της IEEE “Rapid System Prototyping” με τίτλο “A Flexible Platform for Developing and Evaluating System-on-Chip Architectures”.


# Χαρακτηριστικά επεξεργαστή OR1200

	Open Risc 1200
<b>License</b>	GNU LGPL
<b>Platform</b>	FPGA, ASIC
<b>Distributed file format</b>	Verilog
<b>General</b>	
Architecture	32-bit RISC
Byte Ordering	Big endian
Pipeline depth	5
<b>Register file</b>	
Organization	Flat


# Χαρακτηριστικά επεξεργαστή OR1200

	Open Risc 1200
<b>ISA</b>	
Type	ORBIS32
Addressing modes	Immediate, displacement, pcrelative
<b>Cache</b>	
Hierarchy	Harvard
Instruction cache size	512 byte-8 Kbyte
Data cache size	4-8 Kbyte
<b>System Interface</b>	Wishbone SoC rev. B32-bit
<b>Memory</b>	
On-chip RAM	Configurable

## Εγκατάσταση αλυσίδας προγραμμάτων – Part 1



## Εγκατάσταση αλυσίδας προγραμμάτων – Part 2




## Εγκατάσταση αλυσίδας προγραμμάτων – Part 3

- Προβλήματα κατα την εγκατάσταση.
  1. Έπρεπε να διατηρηθεί η αρμονική λειτουργία των συστημάτων του εργαστηρίου Μικροηλεκτρονικής.
  2. Τοποθέτηση των καινούργιων προγραμμάτων σε τέτοιο σημείο ώστε να είναι προσπελάσιμα από όλους του φοιτητές.
  3. Τροποποίηση του Makefile που ελέγχει την ροή της προσομοίωσης ώστε να χρησιμοποιεί τον προσομοιωτή υλικού NcVerilog.




## Δημιουργία SoC – Στόχος VLSI Lab



## Δημιουργία SoC – Περιορισμοί

- Η δημιουργία ενός ολοκληρωμένου συστήματος είναι μία πολύ χρονοβόρα διαδικασία που απαιτεί την συνεργασία πολλών ανθρώπων για να επιτευχθεί.

## Δημιουργία SoC – Τελικός Στόχος





## Δημιουργία SoC – Αιτιολόγηση Επιλογής


- Ο βασικός κορμός ενός SoC είναι ο δίαυλος επικοινωνίας. Από την στιγμή που οι επιμέρους υπομονάδες σχεδιάζονται με τέτοιο τρόπο ώστε να ενσωματώνουν την λογική του διαύλου τότε τα λάθη που μπορούν να δημιουργηθούν οφείλονται μόνο στις επιμέρους υπομονάδες.

## Δημιουργία SoC – Προβλήματα

- Ο επεξεργαστής OR1200 είναι σχεδιασμένος να συνδεέται με τον δίαυλο επικοινωνίας Wishbone.
- Το σύστημά μας χρησιμοποιεί τον δίαυλο επικοινωνίας AMBA AHB.
- Ο OR1200 παρέχει δύο interfaces για την σύνδεση του στο δίαυλο.




## Δημιουργία SoC – Λύση



## Δημιουργία Γέφυρας Επικοινωνίας – Part 1

- Σαν βάση χρησιμοποιείθηκε μια υπάρχουσα υλοποίηση από την εταιρεία TooMuch Semiconductor Solutions που παρέχεται ελεύθερα απο το Open Cores.
- Προσθέτηκαν οι λογικές των παρακάτω σημάτων:
  1. *Hbusreq*
  2. *Hgrantx*
- Οι παραπάνω μονάδες σχεδιάστηκαν και περιγράφησαν σε γλώσσα Verilog

## Δημιουργία Γέφυρας Επικοινωνίας – Part 2





## Έλεγχος Συστήματος – Part 1

- Ο επεξεργαστής OR1200 και οι γέφυρες επικοινωνίας δημιουργήθηκαν από εμένα.
- Ο δίαυλος επικοινωνίας AMBA AHB και η μνήμη δημιουργήθηκαν από τον κ.Αδαό.


## Έλεγχος Συστήματος – Part 2

- Το testbench που δημιουργήθηκε ακολουθεί την παρακάτω λογική:
  1. Αρχικά φορτώνει στην μνήμη ορισμένα δεδομένα σε τέτοιες διευθύνσεις που προσπελάζει ο επεξεργαστής στην αρχικοποίησή του.
  2. Ενεργοποιούμε τον επεξεργαστή.
  3. Περιμένουμε να προσπελάσει ο επεξεργαστής τα δεδομένα που βάλαμε εμείς.

# Κυματομορφές – Part 1



## Κυματομορφές – Part 2



## Συνοψίζοντας

- Δημιουργήθηκε η βάση του Soc για επεξεργασία εικόνας στο εργαστήριο Μικροηλεκτρονικής.
- Οι φοιτητές – καθηγητές έχουν την δυνατότητα τώρα να χρησιμοποιούν ένα καινούργιο επεξεργαστή χρησιμοποιώντας το εγχειρίδιο χρήσης που εμείς δημιουργήσαμε.
- Δημοσίευση στο διεθνές συμπόσιο της IEEE “Rapid System Prototyping” με τίτλο “A Flexible Platform for Developing and Evaluating System-on-Chip Architectures”.