


INC 2021/22 Výstupná správa 2. časť

Matúš Ďurica xduric06

Návrh automatu (Finite State Machine)




Automat je zložený z nasledujúcich stavov: WAIT_STATE, START_STATE, READ_STATE, STOP_STATE, VALID_STATE

Mealyho výstupy: STARTCNFRM_CNT_ENABLE

Moorove výstupe: MIDBIT_CNT_ENABLE, BIT_CNT_ENABLE, VLD_OUT

FSM začína v stave WAIT_STATE. Ak na vstupe DIN bude log. 0 (START_BIT), spustí sa counter STARTCNFRM_CNT, ktorý ráta 8 CLK do MIDBIT START_BIT. Ak je po 8 CLK hodnota stále 0, FSM sa prepne do stavu START_STATE, v ktorom sa zapnú počítadlá MIDBIT_CNT a BIT_CNT. MIDBIT_CNT ráta vždy 16 CLK do MIDBIT hodnôt nasledujúcich dátových bitov. BIT_CNT ráta počet prenesených bitov. Hneď po narátaní 16 CLK sa inkrementuje BIT_CNT a FSM sa prepne do stavu READ_STATE, v ktorom sa prenesie zvyšných 8 bitov. Po prenesení 8 bitov sa FSM prepne do stavu STOP_STATE, v ktorom čaká dokým na vstupe DIN nebude log. 1 (STOP_BIT). Ak je hodnota DIN 1 FSM sa prepne do stavu VALID_STATE, v ktorom sa zapíše validačný bit o hodnote 1 a automat sa prepne do počiatočného stavu WAIT_STATE.

Architektúra navrhnutého obvodu na úrovni RTL



Obvod je zložený z nasledujúcich komponentov:

- FSM stavový automat
- counter STARTCNFRM_CNT počíta dobu do MIDBIT START_BITu
- counter MIDBIT_CNT počíta dobu do MIDBIT prvého dátového bitu
- counter BIT_CNT počíta počet dátových bitov
- DC dekodér s 1 vstupom a 8 výstupmi
- 8 1bit registrov

Obvod čaká na *START_BIT* na vstupe *DIN*. Ak je na vstupe *START_BIT*, obvod začne rátať 8 CLK pomocou counteru *STARTCNFRM_CNT*. Po napočítaní 8 CLK sa zapnú počítadlá *MIDBIT_CNT* a *BIT_CNT*. Po každých narátaných 16 CLK počítadlom *MIDBIT_CNT* sa inkrementuje *BIT_CNT*. Po prenesení 8 dátových bitov na výstup *DOUT[7:0]* sa obvod prepne do stavu, v ktorom očakáva *STOP_BIT* na vstupe DIN. Po jeho dosiahnutí sa zapíše na *DOUT_VLD* validačný bit s hodnotou log. 1 a po 1 CLK sa obvod prepne do počiatočného stavu.

Náhľad simulácie:

