



求职意向: 神经网络 / LLM 推理加速 · 加速器架构 · 算法-硬件协同设计

教育背景

上海科技大学 | 博士 · 电子科学与技术

2023.09 – 预计 2028.06

· 学分绩点 3.88 / 4.0。主要课程: 数字集成电路 II、EDA 自动化设计、高阶数字信号处理、智能计算系统均 A+

上海科技大学 | 学士 · 电子信息工程 学分绩点 3.49 / 4.0

2019.09 – 2023.06

学术成果

共一 | IEEE TCAD 2026 | CCF A | ZeroTetris: A 9.01 TOPS/W Similarity-based Sparse MLP Engine for Neural Volume Rendering

一作 | IEEE ISCAS 2026 | CCF B | ZeroBlade: A Spatial Similarity-aware HiSparse MLP Engine for Neural Volume Rendering

参与 | ACM/IEEE DAC 2024 | CCF A | ZeroTetris: A Similarity-based Sparse MLP Engine for Neural Volume Rendering

参与 | SIGGRAPH 2026 | CCF A | SHARP-GS: Scalable High-fidelity Accelerated Rendering Pipeline for Ultra-high Resolution 3DGS

另有一作论文 2 篇在投、审稿中, 两项工作均已完成 Alveo V80 上板验证

工作经历

颀晟科技 (GGU Technology)

加速器方向技术负责人 2023.09 – 至今 (2025.11 起正式签约)

端侧 AI 推理加速芯片初创公司, 团队 9 人。自公司起步阶段即参与技术方向探索——博士课题 ZeroTetris 的 28nm 流片为该方向的早期验证; 课程修毕后于 2025.11 正式签约, 负责加速器技术方向: 参与技术路线制定与平台选型, 承担跨项目架构评审与硅上问题定位, 并指导实习生参与验证工作。

项目经历

端侧 3DGS 训练加速器

系统架构 / 技术负责人 2025.11 – 至今

颀晟科技 | Alveo V80 + 28nm | SpinalHDL / Verilog / C++

方案 负责整体架构, 将训练流水拆为六个协处理器与 K 路渲染引擎, 各占独立 HBM 伪通道与时钟域, 经 NoC 互联。

- 完成 ASIC 互连拓扑选型, 经 10 档 DC 实测确认每引擎直挂 MC 口优于共享分发, 开销相差两个数量级。

实现 从零搭建五级训练环、C++ 训练器与 QDMA/CSR 运行时, 上板 300 iter 后 PSNR 29.05 dB, 追平 RTX 4090。

- 独立完成投影、排序、几何反传、Adam 等协处理器 RTL, SpinalHDL 为主、排序单元手写 SystemVerilog。
- 定位并修复渲染引擎与协处理器上板暴露的多处缺陷, 打通端到端训练全流程与逐字节判据。
- 完成 Host-less 化, 将主机调度迁往片上 Cortex-A72, 裸机 C 运行时驱动六个协处理器, 输出与主机逐字节一致。

效果 主导逐版性能优化, 上板实测每迭代由 4953 ms 降至 1503 ms, 整体提速 3.30 倍。

- 通过**时分复用**与结合律改写完成 ASIC 面积收敛, 几何反传单元面积降低 47.3%, 投影单元降低 43.2%。
- 将 28nm 四模块整体收敛于 810 MHz 档, 合计面积较流片基线降低 32%。
- 外推 28nm 八引擎 600 MHz 流片档, 每迭代 116 ms、100 迭代 12 秒, 仅慢 RTX 4090 2.4 倍。
- 量化八引擎并行的 Amdahl 上限, 每迭代由 2192 ms 降至 347 ms (6.3 倍), 固定项占 24%。
- 外推流片能效, 同一训练任务的整芯总能耗相对 RTX 4090 优约 27 倍。

FF_HW: 前馈 3D 重建模型推理加速器

独立负责人 2026.04 – 至今

颀晟科技 | Alveo V80 + 28nm | SpinalHDL / Python 量化管线 | 目标模型 π^3 / YoNoSplat

方案 确定硬件量化方案: 激活 FP8 E4M3、权重 INT8, Softmax/LayerNorm/GELU 全整数, 定点模型与 RTL 逐位一致。

- 同库同约束实测 PE 数制对照, fp32 MAC 为 int8 的 23 倍面积、21 倍动态功耗。
- 验证 fp32 与 fp16 MAC 在 1 GHz 单拍均无法时序收敛, 量化路线由此成为硬约束。
- 设计 R×C 可参数化、描述符驱动的层级流水引擎, 8/16/32 档共用一套 RTL。
- 实现 K/V 跨查询块驻留与**分窗流式两遍计算**, 单块周期降至约六分之一, 且单遍走完超容量的全局注意力。
- 以 Kd=C 消除 vt 重算而选定 64×64, 阵列有效利用率由 128×128 的 45% 提至 70%。

实现 独立搭建 959M 参数模型的 PTQ 量化管线, W8A8/W6A6 双指标无损失, W4A8 位姿精度仅降 1.6 pt。

- 自建周期级性能模型支撑外推口径, 单次评估 1 秒对比 Verilator 20 分钟, 20 个锚点全中。
- 完成整网 75 个 Transformer 块的 V80 上板验证, 348/348 分块作业逐字节一致, 改批处理后耗时降至约四成。
- 独立完成整网 bring-up, 定位并修复综合器静默丢弃存储地址 mux 的缺陷, 打通端到端上板出图。

效果 完成 YoNoSplat 11 场景评测, 整数直出较 FP32 低 2.72 dB, 经 300 / 2000 轮后端优化收敛到 0.22 / 0.06 dB。

- 定型 64×64 @1 GHz 目标设计点, 给出完整外推 PPA 与逐档规模的性能-面积折衷。

- 外推该设计点的整网重建耗时，48 视图约 8 秒、6 视图约 1 秒。
- 论证该设计点整网前馈与 RTX 4090 速度同量级、能效约 100 倍。
- 重排循环序把权重 DRAM 流量压回读一次，每帧权重搬运能耗降约 4 倍。

ZeroTetris：稀疏 MLP 神经渲染处理器

核心成员 2023.09 – 2025.06

上海科技大学 | HLMC 28nm 流片 | IEEE TCAD 共一 + DAC 2024

- 方案** 刻画相邻采样点的特征相似性，定位 ReLU 后按行对齐的结构化激活稀疏（NeRF 78.9%、Instant-NGP 73.4%）。
- 以外积分解将整行零转为可跳块，每行 1 bit nzrow 驱动跳零且无精度损失，SE 换计数树即扩出逐层可调有损档。
 - 设计私有 L1 加共享 L2 两级权重 cache 与稀疏驱动预取，四核仿真性能/面积胜单级方案 2.06 倍。
- 实现** 负责稀疏信息编码器 SE 与部分和合并器 PM 的 RTL，参与 DC/ICC2 后端流程，芯片 die 面积 3.18 mm²。
- 建立 Fixed 11–16 bit 定点部署链路，芯片渲染结果对 GPU 参考图 PSNR 42.59 dB。
 - 搭建 VC707 板级测试系统，主机经 PCIe DMA 下发指令与数据，编写 C++ 驱动与自定义 EDR 帧格式。
 - 独立完成芯片 bring-up，将初期无法出图定位到 PCIe 延长线引入的相位偏移，最终完整渲染整图。
- 效果** 实测等效能效 9.01 TOPS/W（无损档 0.62 V / 50 MHz），可调有损阈值 3 升至 11.07。
- 相对稠密加速器无损加速 NeRF 2.8 倍、Instant-NGP 2.1 倍，阈值 3 下零利用率由 76.5% 提至 87.6%。
 - 搭建深低温测试平台（最低 −167 °C），同频同压下功耗降低 52%，−100 °C / 0.58 V 能效达 26.84 TOPS/W。

ZeroBlade：HiSparse 层级稀疏 MLP 加速器

一作 / 独立负责 2024.06 – 2025.11

上海科技大学 | 28nm 综合 + HAPS-80 原型 | IEEE ISCAS 2026 一作

- 方案** 提出 HiSparse 层级稀疏框架，行跳过 2.5 倍、阈值截断 2.7 倍、二者融合达 3.4 倍峰值加速。
- 实现** 基于 tiny-cuda-nn 与 NeRFAcc 搭建实验框架，扫描 PSNR/SSIM/稀疏率并标定芯片端阈值。
- 使用 SpinalHDL 实现外积 PE 阵列 16×16 MAC × 4 组，峰值 1024 MAC/cycle。
- 效果** 在 HAPS-80 S104 上完成原型验证，单 FPGA 容纳无需 partitioning，上板复现 GPU 基线渲染 PSNR 29.91 dB。
- 独立完成 Synopsys DC 28nm 综合，200 MHz 目标下面积 1.284 mm²、功耗 102.8 mW、能效 24.55 TOPS/W。
 - 分析层级面积构成，4 个 PE tile 占 76%、合并器 7.8%、控制状态机仅 0.1%，据此定位下一步优化方向。

状态常驻的 LLM 与视觉推理加速器

独立负责人 2026.04 – 至今

颀晟科技 | Alveo V80 | SpinalHDL

- 方案** 设计 state-residency 控制器，时分复用递归数据通路，配 URAM 热态与 HBM 冷态两级缓存。
- 提出跨帧状态常驻方案，利用状态数量与序列长度无关这一性质，使 HBM 访存量由超线性退化为线性。
- 实现** 完成两档头数的板级 build，经哈希比对与对抗性回读验证 HBM 一致性，结果 bit-exact。
- 效果** 建立批量解码瓶颈模型，解析推导交叉批量为共享权重除以每请求状态，同一框架亦可解释标准注意力的 KV 墙。
- 完成多 master HBM BLI 引擎的峰值带宽上板实测，验证访存通路可跑满设计带宽。
 - 完成 INT8 量化评估，状态压缩一半且困惑度与长文召回无损；INT4 掉召回而困惑度看不出，故须双指标。

专业技能

量化方案	INT8/FP8 PTQ 方案确定、W8A8/W6A6/W4A8 管线、双指标闭环评估；了解 GPTQ、AWQ、SmoothQuant
推理加速	脉动阵列 GEMM 与 Dataflow 定档、FlashAttention 数据通路、稀疏加速、全整数非线性单元
访存优化	HBM 伪通道分配与 Roofline 分析、KV-Cache 与 Recurrent-State 管理、MoE 权重摊销、Prefill-Decode 分离
系统架构	多协处理器 SoC 功能块切分、多时钟域规划、NoC 互联、Host 中介控制面、描述符驱动控制
性能权衡	时分复用折叠、按速率 Right-Size、存储单端口化与有界化、频率-面积 Trade-off
RTL 设计	SpinalHDL/Scala 与 Verilog/SV，手写与生成合计 10 万行量级；深流水、CDC、AXI3/AXI4 与 DMA 通路
验证方法	SpinalSim、Verilator、cocotb；bit-exact 回归门禁、定点 Golden 对拍、校验和探针二分定位
ASIC 后端	Synopsys DC 28nm 全流程、SRAM 编译器与大宏面积核算、ICC2、PrimeTime；HLMC 28nm 流片与实测
FPGA 平台	Alveo V80（Versal NoC、HBM BLI、QDMA）、VCU128、U250、HAPS-80；Vivado 全流程与 XDC 约束
编程语言	C/C++、CUDA、Python/PyTorch、SpinalHDL/Scala、TCL/Shell；Linux、Git、多机远程开发
AI 协作	深度使用 Claude Code 辅助 RTL 设计与验证，规格先行、AI 生成、bit-exact 对拍与回归把关

获奖与成绩

- 2020–2021 学年上海科技大学三好学生（全校前 2%）
- 2019 年高考山东省理工科第 942 名 / 281166 人（全省前 0.34%）

综合素质

研究生阶段专业课 GPA 均为 4.0，任信号与系统等课程助教；曾任校学生会主席、本科校篮球队队长；志愿服务 500+ 小时。