

1. 某种机器的浮点数表示格式如下(允许非规格化表示)。若阶码以补码表示, 尾数以原码表示, 则 1 0001 0 000000001 表示的浮点数是 ()



A. $2^{-16} \times 2^{-10}$ B. $2^{-15} \times 2^{-10}$ C. $2^{-16} \times (1-2^{-10})$ D. $2^{-15} \times (1-2^{-10})$

2. () 是一种需要通过周期性刷新来保持数据的存储器件。

A. SRAM B. DRAM C. FLASH D. EEPROM

3. 计算机指令系统采用多种寻址方式。立即寻址是指操作数包含在指令中, 寄存器寻址是指操作数在寄存器中, 直接寻址是指操作数的地址在指令中。这三种寻址方式操作数的速度 ()。

- A. 立即寻址最快, 寄存器寻址次之, 直接寻址最慢
- B. 寄存器寻址最快, 立即寻址次之, 直接寻址最慢
- C. 直接寻址最快, 寄存器寻址次之, 立即寻址最慢
- D. 寄存器寻址最快, 直接寻址次之, 立即寻址最慢

4. 中断向量提供 ()。

- A. 被选中设备的地址
- B. 待传送数据的起始地址
- C. 中断服务程序入口地址
- D. 主程序的断点地址

5. 以下关于中断方式与 DMA 方式的叙述中, 正确的是 ()。

- A. 中断方式与 DMA 方式都可实现外设与 CPU 之间的并行在工作
- B. 程序中断方式和 DMA 方式在数据传输过程中都不需要 CPU 的干预
- C. 采用 DMA 方式传输数据的速度比程序中断方式的速度慢
- D. 程序中断方式和 DMA 方式都不需要 CPU 保护现场

6. 以下关于 PCI 总线和 SCSI 总线的叙述中, 正确的是 ()。

- A. PCI 总线是串行外总线, SCSI 总线是并行内总线
- B. PCI 总线是串行内总线, SCSI 总线是串行外总线
- C. PCI 总线是并行内总线, SCSI 总线是串行内总线
- D. PCI 总线是并行内总线, SCSI 总线是并行外总线

7. 异常是指令执行过程中在处理器内部发生的特殊事件, 中断是来自处理器外部的请求事件。以下关于中断和异常的叙述中, 正确的是 ()。

- A. “DMA 传送结束”、“除运算时除数为 0”都为中断
- B. “DMA 传送结束”为中断, “除运算时除数为 0”为异常
- C. “DMA 传送结束”为异常, “除运算时除数为 0”为中断
- D. “DMA 传送结束”、“除运算时除数为 0”都为异常

8. 以下关于闪存 (Flash Memory) 的叙述中, 错误的是 ()。

- A. 掉电后信息不会丢失, 属于非易失性存储器
- B. 以块为单位进行删除操作
- C. 采用随机访问方式, 常用来代替主存
- D. 在嵌入式系统中可以用 Flash 来代替 ROM 存储器

9. 采用 DMA 方式传送数据时, 每传送一个数据都需要占用一个 ()。

- A. 指令周期
- B. 总线周期
- C. 存储周期
- D. 机器周期

10. 以下关于 RISC 和 CISC 计算机的叙述中, 正确的是 ()。

- A. RISC 不采用流水线技术, CISC 采用流水线技术
- B. RISC 使用复杂的指令, CISC 使用简单的指令
- C. RISC 采用很少的通用寄存器, CISC 采用很多的通用寄存器
- D. RISC 采用组合逻辑控制器, CISC 普遍采用微程序控制器

11. 在 CPU 中, 用 () 给出将要执行的下一条指令在内存中的地址。

- A. 程序计数器
- B. 指令寄存器
- C. 主存地址寄存器
- D. 状态条件寄存器

12. 软件可靠性是指系统在给定的时间间隔内、在给定条件下无失效运行的概率。若 MTTF 和 MTTR 分别表示平均无故障时间和平均修复时间, 则公式 () 可用于计算软件可靠性。

- A. $MTTF/(1+MTTF)$
- B. $1/(1+MTTF)$
- C. $MTTR/(1+MTTR)$
- D. $1/(1+MTTR)$

13. 软件质量属性中, () 是指软件每分钟可以处理多少个请求。

- A. 响应时间
- B. 吞吐量
- C. 负载
- D. 容量

14. 中断向量提供 ()。

- A. 函数调用结束后的返回地址
- B. I/O 设备的接口地址
- C. 主程序的入口地址
- D. 中断服务程序入口地址

15.某计算机系统的 CPU 主频为 2.8GHz。某应用程序包括 3 类指令，各类指令的 CPI（执行每条指令所需要的时钟周期数）及指令比例如下表所示。执行该应用程序时的平均 CPI 为（ ）；运算速度用 MIPS 表示，约为（ ）。

	指令 A	指令 B	指令 C
比例	35%	45%	20%
CPI	4	2	6

问题 1

A.25 B.3 C.3.5 D.4

问题 2

A.700 B.800 C.930 D.1100

16.以下关于两个浮点数相加运算的叙述中，正确的是（ ）。

- A. 首先进行对阶，阶码大的向阶码小的对齐
- B. 首先进行对阶，阶码小的向阶码大的对齐
- C. 不需要对阶，直接将尾数相加
- D. 不需要对阶，直接将阶码相加

17. 计算机中提供指令地址的程序计数器 PC 在（ ）中。

- A. 控制器
- B. 运算器
- C. 存储器
- D. I/O 设备

18. 在程序执行过程中，高速缓存（Cache）与主存间的地址映射由（ ）。

- A. 操作系统进行管理
- B. 存储管理软件进行管理
- C. 程序员自行安排
- D. 硬件自动完成

19. 执行指令时，将每一节指令都分解为取指、分析和执行三步。已知取指时间 $t_{取指}=5\Delta t$ ，分析时间 $t_{分析}=2\Delta t$ ，执行时间 $t_{执行}=3\Delta t$ 如果按照[执行] k ，[分析] $k+1$ ，[取指] $k+2$ 重叠的流水线方式执行指令，从头到尾执行完 500 条指令需（ ） Δt 。

A.2500 B.2505 C.2510 D.2515


20. 内存按字节编址，地址从 A0000H 到 CFFFFH 的内存，共有（ ）字节，若用存储容量为 64K×8bit 的存储器芯片构成该内存空间，至少需要（ ）片。

问题 1 A.80KB B.96KB C.160KB D.192KB 问题 2 A.2 B.3 C.5 D.8

21. 计算机运行过程中，进行中断处理时需保存现场，其目的是（ ）。

- A. 防止丢失中断处理程序的数据
- B. 防止对其他程序的数据造成破坏
- C. 能正确返回被中断的程序继续执行
- D. 能为中断处理程序提供所需的数据

22. 某系统的可靠性结构框图如下图所示，假设部件 1、2、3 的可靠度分别为 0.90、0.80、0.80（部件 2、3 为冗余系统）。若要求该系统的可靠度不小于 0.85，则进行系统设计时，部件 4 的可靠度至少应为（ ）。



- A. $\frac{0.85}{0.9 \times [1 - (1 - 0.8)^2]}$
- B. $\frac{0.85}{0.9 \times (1 - 0.8)^2}$
- C. $\frac{0.85}{0.9 \times (0.8 + 0.8)}$
- D. $\frac{0.85}{0.9 \times 2 \times (1 - 0.8)}$

23. 在 CPU 内外常需设置多级高速缓存（Cache），其主要目的是（ ）。

- A. 扩大主存的存储容量
- B. 提高 CPU 访问主存数据或指令的效率
- C. 扩大存储系统的存量
- D. 提高 CPU 访问外存储器的速度

24. 以下关于 RISC（精简指令系统计算机）技术的叙述中，错误的是（ ）。

- A. 指令长度固定、指令种类尽量少
- B. 指令功能强大、寻址方式复杂多样
- C. 增加寄存器数目以减少访存次数
- D. 用硬布线电路实现指令解码，快速完成指令译码

25. 在（ ）校验方法中，采用模 2 运算来构造校验位。

- A. 水平奇偶
- B. 垂直奇偶
- C. 海明码
- D. 循环冗余

26. 某系统由 3 个部件构成，每个部件的千小时可靠度都为 R，该系统的千小时可靠度为 $(1 - (1 - R)^2) R$ ，则该系统的构成方式是（ ）。

- A. 3 个部件串联
- B. 3 个部件并联
- C. 前两个部件并联后与第三个部件串联
- D. 第一个部件与后两个部件并联构成的子系统串联

27. CPU 访问存储器时, 被访问数据一般聚集在一个较小的连续存储区域中。若一个存储单元已被访问, 则其邻近的存储单元有可能还要被访问, 该特性被称为 ()。

A. 数据局部性 B. 指令局部性 C. 空间局部性 D. 时间局部性

28. DMA 控制方式是在 () 之间直接建立数据通路进行数据的交换处理。

A. CPU 与主存 B. CPU 与外设 C. 主存与外设 D. 外设与外设

29. 计算机执行指令的过程中, 需要由 () 产生每条指令的操作信号并将信号送往相应的部件进行处理, 以完成指定的操作。

A. CPU 的控制器 B. CPU 的运算器 C. DMA 控制器 D. Cache 控制器

30. 对布尔表达式进行短路求值是指: 无须对表达式中所有操作数或运算符进行计算就可确定表达式的值。

对于表达式“a or ((c < d) and b)”, () 时可进行短路计算。

A. d 为 true B. a 为 true C. b 为 true D. c 为 true


31. 下列关于流水线方式执行指令的叙述中, 不正确的是 ()。

A. 流水线方式可提高单条指令的执行速度
B. 流水线方式下可同时执行多条指令
C. 流水线方式提高了各部件的利用率
D. 流水线方式提高了系统的吞吐率

32. 以下关于采用一位奇校验方法的叙述中, 正确的是 ()。

A. 若所有奇数位出错, 则可以检测出该错误但无法纠正错误
B. 若所有偶数位出错, 则可以检测出该错误并加以纠正
C. 若有奇数个数据位出错, 则可以检测出该错误但无法纠正错误
D. 若有偶数个数据位出错, 则可以检测出该错误并加以纠正

33. 某系统由下图所示的部件构成, 每个部件的千小时可靠度都为 R, 该系统的千小时可靠度为 ()。



A. $(3R+2R)/2$
B. $R/3+R/2$
C. $(1-(1-R)^3)(1-(1-R))$
D. $(1-(1-R)^3)-(1-R)^2$

34. 采用 n 位补码 (包含一个符号位) 表示数据, 可以直接表示数值 ()。

A. 2^n B. -2^n C. 2^{n-1} D. -2^{n-1}

35. 在微机系统中, BIOS (基本输入输出系统) 保存在 () 中。

A. 主板上的 ROM
B. CPU 的寄存器
C. 主板上的 RAM
D. 虚拟存储器

36.CPU 在执行指令的过程中,会自动修改()的内容,以使其保存的总是将要执行的下一条指令的地址。

A.指令寄存器 B.程序计数器 C.地址寄存器 D.指令译码器

37.流水线的吞吐率是指单位时间流水线处理的任务数,如果各段流水的操作时间不同,则流水线的吞吐率是()的倒数。

A.最短流水段操作时间
B.各段流水的操作时间总和
C.最长流水段操作时间
D.流水段数乘以最长流水段操作时间

38.

海明码是一种纠错码,其方法是为需要校验的数据位增加若干校验位,使得校验位的值决定于某些被校位的数据,当被校数据出错时,可根据校验位的值的变化找到出错位,从而纠正错误。对于32位的数据,至少需要增加()个校验位才能构成海明码。

以10位数据为例,其海明码表示为 $D_9D_8D_7D_6D_5D_4P_4D_3D_2D_1P_3D_0P_2P_1$ 中,其中 D_i ($0 \leq i \leq 9$) 表示数据位, P_j ($1 \leq j \leq 4$) 表示校验位,数据位 D_9 由 P_4 、 P_3 和 P_2 进行校验(从右至左 D_9 的位序为14,即等于 $8+4+2$,因此用第8位的 P_4 、第4位的 P_3 和第2位的 P_2 校验),数据位 D_5 由()进行校验。

问题 1: A.3 B.4 C.5 D.6 问题 2: A. P_4P_1 B. P_4P_2 C. $P_4P_3P_1$ D. $P_3P_2P_1$

39.计算机运行过程中,遇到突发事件,要求 CPU 暂时停止正在运行的程序,转去为突发事件服务,服务完毕,再自动返回原程序继续执行,这个过程称为(),其处理过程中保存现场的目的是()。

问题 1:

A.阻塞 B.中断 C.动态绑定 D.静态绑定

问题 2:

A.防止丢失数据
B.防止对其他部件造成影响
C.返回去继续执行原程序
D.为中断处理程序提供数据

40.浮点数的表示分为阶和尾数两部分。两个浮点数相加时,需要先对阶,即()(n 为阶差的绝对值)。

A.将大阶向小阶对齐,同时将尾数左移 n 位
B.将大阶向小阶对齐,同时将尾数右移 n 位
C.将小阶向大阶对齐,同时将尾数左移 n 位
D.将小阶向大阶对齐,同时将尾数右移 n 位

41.计算机运行过程中,CPU 需要与外设进行数据交换。采用()控制技术时,CPU 与外设可并行工作。

A.程序查询方式和中断方式
B.中断方式和 DMA 方式
C.程序查询方式和 DMA 方式
D.程序查询方式、中断方式和 DMA 方式

42.以下关于海明码的叙述中,正确的是()。

A.海明码利用奇偶性进行检错和纠错 B.海明码的码距为 1
C.海明码可以检错但不能纠错
D.海明码中数据位的长度与校验位的长度必须相同

43.计算机系统的主存主要是由（ ）构成的。

A.DRAM B.SRAM C.Cache D.EEPROM

44. 内存按字节编址。若用存储容量为 $32K \times 8bit$ 的存储器芯片构成地址从 $A0000H$ 到 $FFFFFFH$ 的内存，则至少需要（ ）片芯片。

A.4 B.8 C.16 D.32

45.某四级指令流水线分别完成取指、取数、运算、保存结果四步操作。若完成上述操作的时间依次为 $8ns$ 、 $9ns$ 、 $4ns$ 、 $8ns$ ，则该流水线的操作周期应至少为（ ） ns 。

A.4 B.8 C.9 D.33

46.在程序的执行过程中，Cache 与主存的地址映射是由（ ）完成的。

- A.操作系统
- B.程序员调度
- C.硬件自动
- D.用户软件


47. 以下关于 Cache（高速缓冲存储器）的叙述中，不正确的是（ ）。

- A.Cache 的设置扩大了主存的容量
- B.Cache 的内容是主存部分内容的拷贝
- C.Cache 的命中率并不随其容量增大线性地提高
- D.Cache 位于主存与 CPU 之间

48.已知数据信息为 16 位，最少应附加（ ）位校验位，才能实现海明码纠错。

A. 3 B.4 C.5 D.6

49.某系统由下图所示的冗余部件构成。若每个部件的千小时可靠度都为 R ，则该系统的千小时可靠度为（ ）。



A. $(1-R^3)(1-R^2)$

B. $(1-(1-R)^3)(1-(1-R)^2)$

C. $(1-R^3)+(1-R^2)$

D. $(1-(1-R)^3)+(1-(1-R)^2)$

50. 计算机系统中常用的输入/输出控制方式有无条件传送、中断、程序查询和 DMA 方式等。当采用（ ）方式时，不需要 CPU 执行程序指令来传送数据。

A. 中断 B. 程序查询 C. 无条件传送 D. DMA

51. 要判断字长为 16 位的整数 a 的低四位是否全为 0，则（ ）。

- A. 将 a 与 0x000F 进行“逻辑与”运算，然后判断运算结果是否等于 0
- B. 将 a 与 0x000F 进行“逻辑或”运算，然后判断运算结果是否等于 F
- C. 将 a 与 0x000F 进行“逻辑异或”运算，然后判断运算结果是否等于 0
- D. 将 a 与 0x000F 进行“逻辑与”运算，然后判断运算结果是否等于 F

52. CPU 执行算术运算或者逻辑运算时，常将源操作数和结果暂存在（ ）中。

A. 程序计数器（PC） B. 累加器（AC） C. 指令寄存器（IR） D. 地址寄存器（AR）

53. 计算机系统的（ ）可以用 $MTBF/(1+MTBF)$ 来度量，其中 MTBF 为平均失效间隔时间。

A. 可靠性 B. 可用性 C. 可维护性 D. 健壮性

54. 逻辑表达式求值时常采用短路计算方式。“&&”、“||”、“!” 分别表示逻辑与、或、非运算，“&&”、“||” 为左结合，“!” 为右结合，优先级从高到低为 “!”、“&&”、“||”。对逻辑表达式“x&&(y||!z)”进行短路计算方式求值时，（ ）。

- A. x 为真，则整个表达式的值即为真，不需要计算 y 和 z 的值
- B. x 为假，则整个表达式的值即为假，不需要计算 y 和 z 的值
- C. x 为真，再根据 z 的值决定是否需要计算 y 的值
- D. x 为假，再根据 y 的值决定是否需要计算 z 的值

55. 以下关于 Cache 与主存间地址映射的叙述中，正确的是（ ）。

- A. 操作系统负责管理 Cache 与主存之间的地址映射
- B. 程序员需要通过编程来处理 Cache 与主存之间的地址映射
- C. 应用软件对 Cache 与主存之间的地址映射进行调度
- D. 由硬件自动完成 Cache 与主存之间的地址映射

56. 将一条指令的执行过程分解为取指、分析和执行三步，按照流水方式执行，若取指时间 $t_{取指}=4\Delta t$ 、分析时间 $t_{分析}=2\Delta t$ 、执行时间 $t_{执行}=3\Delta t$ ，则执行完 100 条指令，需要的时间为（ ） Δt 。

A. 200 B. 300 C. 400 D. 405

57. 已知数据信息为 16 位，最少应附加（ ）位校验位，以实现海明码纠错。

A. 3 B. 4 C. 5 D. 6

58. 设 16 位浮点数，其中阶符 1 位、阶码值 6 位、数符 1 位、尾数 8 位。若阶码用移码表示，尾数用补码表示，则该浮点数所能表示的数值范围是（ ）。

- A. $-2^{64} \sim (1-2^{-8})2^{64}$
- B. $-2^{63} \sim (1-2^{-8})2^{63}$
- C. $-(1-2^{-8})2^{64} \sim (1-2^{-8})2^{64}$
- D. $-(1-2^{-8})2^{63} \sim (1-2^{-8})2^{63}$

59.计算机在一个指令周期的过程中,为从内存读取指令操作码,首先要将()的内容送到地址总线上。

A.指令寄存器(IR) B.通用寄存器(GR) C.程序计数器(PC) D.状态寄存器(PSW)

60.在程序运行过程中,CPU 需要将指令从内存中取出并加以分析和执行。CPU 依据()来区分在内存中以二进制编码形式存放的指令和数据。

A.指令周期的不同阶段
B.指令和数据的寻址方式
C.指令操作码的译码结果
D.指令和数据所在的存储单元

61.VLIW 是()的简称。

A.复杂指令系统计算机 B.超大规模集成电路 C.单指令流多数据流 D.超长指令字

62.主存与 Cache 的地址映射方式中,()方式可以实现主存任意一块装入 Cache 中任意位置,只有装满才需要替换。

A.全相联 B.直接映射 C.组相联 D.串并联

63.如果“2X”的补码是“90H”,那么 X 的真值是()。

A.72 B.-56 C.56 D.111

64.移位指令中的()指令的操作结果相当于对操作数进行乘 2 操作。

A.算术左移 B.逻辑右移 C.算术右移 D.带进位循环左移

65.内存按字节编址,从 A1000H 到 B13FFH 的区域的存储容量为()KB。

A.32 B.34 C.65 D.67

66.以下关于总线的叙述中,不正确的是()。

A.并行总线适合近距离高速数据传输
B.串行总线适合长距离数据传输
C.单总线结构在一个总线上适应不同种类的设备,设计简单且性能很高
D.专用总线在设计上可以与连接设备实现最佳匹配

67.CISC 是()的简称。

A.复杂指令系统计算机 B.超大规模集成电路 C.精简指令系统计算机 D.超长指令字

68.内存按字节编址从 B3000H 到 DABFFH 的区域其存储容量为()。

A.123KB B.159KB C.163KB D.194KB

69.在机器指令的地址字段中,直接指出操作数本身的寻址方式称为()。

A.隐含寻址 B.寄存器寻址 C.立即寻址 D.直接寻址

70.浮点数能够表示的数的范围是由其()的位数决定的。

A.尾数 B.阶码 C.数符 D.阶符

71.虚拟存储体系由（ ）两级存储器构成。

- A.主存-辅存 B.寄存器-Cache C.寄存器-主存 D.Cache-主存

72.CPU 是在（ ）结束时响应 DMA 请求的。

- A.一条指令执行 B.一段程序 C.一个时钟周期 D.一个总线周期

73.以下关于指令流水线性能度量的叙述中，错误的是（ ）。

- A.最大吞吐率取决于流水线中最慢一段所需的时间
B.如果流水线出现断流，加速比会明显下降
C.要使加速比和效率最大化应该对流水线各级采用相同的运行时间
D.流水线采用异步控制会明显提高其性能

74.总线宽度为 32bit，时钟频率为 200MHz，若总线上每 5 个时钟周期传送一个 32bit 的字，则该总线的带宽为（ ）MB/S。

- A.40 B.80 C.160 D.200

75.计算机中 CPU 的中断响应时间指的是（ ）的时间。

- A.从发出中断请求到中断处理结束
B.从中断处理开始到中断处理结束
C.CPU 分析判断中断请求
D.从发出中断请求到开始进入中断处理程序

76.Cache 的地址映像方式中，发生块冲突次数最小的是（ ）。

- A.全相联映像 B.组相联映像 C.直接映像 D.无法确定的

77.机器字长为 n 位的二进制数可以用补码来表示（ ）个不同的有符号定点小数。

- A. 2^n B. 2^{n-1} C. 2^n-1 D. $2^{n-1}+1$

78.计算机中 CPU 对其访问速度最快的是（ ）。

- A.内存 B.Cache C.通用寄存器 D.硬盘

79.Flynn 分类法基于信息流特征将计算机分成 4 类，其中（ ）只有理论意义而无实例。

- A.SISD B.MISD C.SIMD D.MIMD

80.以下关于 RISC 和 CISC 的叙述中，不正确的是（ ）。

- A.RISC 通常比 CISC 的指令系统更复杂
B.RISC 通常会比 CISC 配置更多的寄存器
C.RISC 编译器的子程序库通常要比 CISC 编译器的子程序库大得多
D.RISC 比 CISC 更加适合 VLSI 工艺的规整性要求

81.内存按字节编址从 A5000H 到 DCFFFH 的区域其存储容量为（ ）。

- A.123KB B.180KB C.223KB D.224KB

82.属于 CPU 中算术逻辑单元的部件是（ ）。

- A. 程序计数器 B. 加法器 C. 指令寄存器 D. 指令译码器

83.计算机采用分级存储体系的主要目的是为了解决（ ）问题。

- A. 主存容量不足
B. 存储器读写可靠性
C. 外设访问效率
D. 存储容量、成本和速度之间的矛盾

84.三总线结构的计算机总线系统由（ ）组成。

- A. CPU 总线、内存总线和 IO 总线
B. 数据总线、地址总线和控制总线
C. 系统总线、内部总线和外部总线
D. 串行总线、并行总线和 PCI 总线

85.若用 $256K \times 8\text{bit}$ 的存储器芯片，构成地址 $4000000H$ 到 $400FFFFH$ 且按字节编址的内存区域，则需（ ）片芯片。

- A. 4 B. 8 C. 16 D. 32

86.通常可以将计算机系统中执行一条指令的过程分为取指令，分析和执行指令 3 步。若取指令时间为 $4\Delta t$ ，分析时间为 $2\Delta t$ ，执行时间为 $3\Delta t$ ，按顺序方式从头到尾执行完 600 条指令所需时间为（ ） Δt ；若按照执行第 i 条，分析第 $i+1$ 条，读取第 $i+2$ 条重叠的流水线方式执行指令，则从头到尾执行完 600 条指令所需时间为（ ） Δt 。

问题 1: A. 2400 B. 3000 C. 3600 D. 5400 问题 2: A. 2400 B. 24050 C. 3000 D. 3009

87.海明码利用奇偶性检错和纠错，通过在 n 个数据位之间插入 k 个检验位，扩大数据编码的码距。若 $n=48$ ，则 k 应为（ ）。

- A. 4 B. 5 C. 6 D. 7

88.某机器字长为 n ，最高位是符号位，其定点整数的最大值为（ ）。

- A. $2^n - 1$ B. $2^{n-1} - 1$ C. 2^n D. 2^{n-1}

89.在 CPU 中，常用来为 ALU 执行算术逻辑运算提供数据并暂存运算结果的寄存器是（ ）。

- A. 程序计数器 B. 状态寄存器 C. 通用寄存器 D. 累加寄存器


90.若某计算机字长为 32 位，内存容量为 2GB，按字编址，则可寻址范围为（ ）。

- A. 1024M B. 1GB C. 512M D. 2GB

91.（ ）不是 RISC 的特点。

- A. 指令种类丰富 B. 高效的流水线操作 C. 寻址方式较少 D. 硬布线控制

92.某指令流水线由 4 段组成，各段所需要的时间如下图所示。连续输出 8 条指令时的吞吐率（单位时间内流水线所完成的任务数或输出的结果数）为（ ）。



- A. $8/56\Delta t$ B. $8/32\Delta t$ C. $8/28\Delta t$ D. $8/24\Delta t$

93.若计算机存储数据采用的是双符号为（00 表示正号、11 表示负号），两个符号相同的数相加时，如果运算结果的两个符号位经（ ）运算得 1，则可断定这两个数相加的结果产生了溢出。

A.逻辑与 B.逻辑或 C.逻辑同或 D.逻辑异或

94.指令寄存器的位数取决于（ ）。

A.存储器的容量 B.指令字长 C.数据总线的宽度 D.地址总线的宽度

95.在程序执行过程中，Cache 与主存的地址映像由（ ）。

A.硬件自动完成 B.程序员调度 C.操作系统管理 D.程序员与操作系统协同完成

96.地址编号从 80000H 到 BFFFFH 且按字节编址的内存容量为（ ）KB，若用 16K*4bit 的存储器芯片构成该内存共需（ ）片。

问题 1： A.128 B.256 C.512 D.1024 问题 2： A.8 B.16 C.32 D.64

97.DMA 工作方式下，在（ ）之间建立了直接的数据通路。

A.CPU 与外设 B.CPU 与主存 C.主存与外设 D.外设与外设

98.为了便于实现多级中断嵌套使用（ ）来保护断点和现场最有效。

A.ROM B.中断向量表 C.通用寄存器 D.堆栈

99.中断向量可提供（ ）

A.I/O 设备的端口地址
B.所传送数据的起始地址
C.中断服务程序的入口地址
D.主程序的断点地址

100.常用的虚拟存储器由（ ）两级存储器组成

A.主存-辅存 B.主存-网盘 C.Cache-主存 D.Cache-硬盘

101.（ ）不属于系统总线。

A.ISA B.EISA C.SCSI D.PCI

102.在 I/O 设备与主机间进行数据传输时，CPU 只需在开始和结束时作少量处理，而无需干预数据传送过程的是（ ）方式。

A.中断 B.程序查询 C.无条件传送 D.直接存储器存取

103.（ ）不属于按寻址方式划分的一类存储器。

A.随机存储器 B.顺序存储器 C.相联存储器 D.直接存储器

104.以下关于数的定点表示和浮点表示的叙述中，不正确的是（ ）。

A.定点表示法表示的数（称为定点数）常分为定点整数和定点小数两种
B.定点表示法中，小数点需要占用一个存储位 C.浮点表示法用阶码和尾数来表示数，称为浮点数
D.在总位数相同的情况下，浮点表示法可以表示更大的数

105.循环冗余校验码(CRC)利用生成多项式进行编码。设数据位为 k 位, 校验位为 r 位, 则 CRC 码的格式为 ()。

- A. k 个数据位之后跟 r 个校验位
- B. r 个校验位之后跟 k 个数据位
- C. r 个校验位随机加入 k 个数据位中
- D. r 个校验位等间隔地加入 k 个数据位中

106.在 CPU 中, () 不仅要保证指令的正确执行, 还要能够处理异常事件。

- A. 运算器 B. 控制器 C. 寄存器组 D. 内部总线

107.对于逻辑表达式“ $x \text{ and } y \text{ or not } z$ ”, and 、 or 、 not 分别是逻辑与、或、非运算, 优先级从高到低为 not 、 and 、 or , and 、 or 为左结合, not 为右结合, 若进行短路计算, 则 ()。

- A. x 为真时, 整个表达式的值即为真, 不需要计算 y 和 z 的值
- B. x 为假时, 整个表达式的值即为假, 不需要计算 y 和 z 的值
- C. x 为真时, 根据 y 的值决定是否需要计算 z 的值
- D. x 为假时, 根据 y 的值决定是否需要计算 z 的值

108.一条指令的执行过程可以分解为取指、分析和执行三步, 在取指时间 $t_{\text{取指}}=3\Delta t$ 、分析时间 $t_{\text{分析}}=2\Delta t$ 、执行时间 $t_{\text{执行}}=4\Delta t$ 的情况下, 若按串行方式执行, 则 10 条指令全部执行完需要 () Δt ; 若按流水线的方式执行, 则 10 条指令全部执行完需要 () Δt 。

问题 1: A.40 B. 70 C.90 D.100 问题 2: A.20 B. 30 C.40 D.45

109.若 CPU 要执行的指令为: MOV R1, \#45 (即将数值 45 传送到寄存器 R1 中), 则该指令中采用的寻址方式为 ()。

- A. 直接寻址和立即寻址
- B. 寄存器寻址和立即寻址
- C. 相对寻址和直接寻址
- D. 寄存器间接寻址和直接寻址

110.相联存储器按 () 访问。

- A. 地址 B. 先入后出的方式 C. 内容 D. 先入先出的方式

111.内存单元按字节编址, 地址 $0000A000H \sim 0000BFFFH$ 共有 () 个存储单元。

- A.8192K B.1024K C.13K D.8K

112.位于 CPU 与主存之间的高速缓冲存储器 Cache 用于存放部分主存数据的拷贝, 主存地址与 Cache 地址之间的转换工作由 () 完成。

- A. 硬件 B. 软件 C. 用户 D. 程序员

113.CPU 中译码器的主要作用是进行 ()。

- A. 地址译码 B. 指令译码 C. 数据译码 D. 选择多路数据至 ALU

114.在 CPU 的寄存器中，（ ）对用户是完全透明的。

A. 程序计数器 B. 指令寄存器 C. 状态寄存器 D. 通用寄存器

115.总线复用方式可以（ ）。

A. 提高总线的传输带宽
B. 增加总线的功能
C. 减少总线中信号线的数量
D. 提高 CPU 利用率

116.在程序的执行过程中，Cache 与主存的地址映像由（ ）。

A. 专门的硬件自动完成
B. 程序员进行调度
C. 操作系统进行管理
D. 程序员和操作系统共同协调完成

117.若某计算机系统的 I/O 接口与主存采用统一编址，则输入输出操作是通过（ ）指令来完成的。

A. 控制 B. 中断 C. 输入输出 D. 访存

118.若某条无条件转移汇编指令采用直接寻址，则该指令的功能是将指令中的地址码送入（ ）。

A. PC（程序计数器） B. AR（地址寄存器） C. AC（累加器） D. ALU（算逻运算单元）

119.软件（ ）是指一个系统在给定时间间隔内和给定条件下无失效运行的概率。

A. 可靠性 B. 可用性 C. 可维护性 D. 可伸缩性

120.软件产品的可靠性并不取决于（ ）。

A. 潜在错误的数量
B. 潜在错误的位置
C. 软件产品的使用方式
D. 软件产品的开发方式

121.某计算机系统由下图所示的部件构成，假定每个部件的千小时可靠度都为 R，则该系统的千小时可靠度为（ ）。

A. $R+2R/4$
B. $R+R^2/4$
C. $R(1-(1-R)^2)$
D. $R(1-(1-R)^2)^2$

122.计算机中的浮点数由三部分组成：符号位 S，指数部分 E（称为阶码）和尾数部分 M。在总长度固定的情况下，增加 E 的位数、减少 M 的位数可以（ ）

A. 扩大可表示的数的范围同时降低精度
B. 扩大可表示的数的范围同时提高精度
C. 减小可表示的数的范围同时降低精度
D. 减小可表示的数的范围同时提高精度

123.原码表示法和补码表示法是计算机中用于表示数据的两种编码方法，在计算机系统中常采用补码来表示和运算数据，原因是采用补码可以（ ）。

- A. 保证运算过程与手工运算方法保持一致
- B. 简化计算机运算部件的设计
- C. 提高数据的运算速度
- D. 提高数据的运算精度

124.在计算机系统中采用总线结构，便于实现系统的积木化构造，同时可以（ ）。

- A. 提高数据传输速度
- B. 提高数据传输量
- C. 减少信息传输线的数量
- D. 减少指令系统的复杂性

125.指令系统中采用不同寻址方式的目的是（ ）。

- A. 提高从内存获取数据的速度
- B. 提高从外存获取数据的速度
- C. 降低操作码的译码难度
- D. 扩大寻址空间并提高编程灵活性

126.在 CPU 中用于跟踪指令地址的寄存器是（ ）。

- A. 地址寄存器(AR) B. 数据寄存器(MDR) C. 程序计数器(PC) D. 指令寄存器(IR)

127.编写汇编语言程序时，下列寄存器中程序员可访问的是（ ）。

- A. 程序计数器(PC)
- B. 指令寄存器 (IR)
- C. 存储器数据寄存器(MDR)
- D. 存储器地址寄存器 (MAR)

128. 设用 $2K \times 4$ 位的存储器芯片组成 $16K \times 8$ 位的存储器（地址单元为 $0000H \sim 3FFFH$ ，每个芯片的地址空间连续），如果按字节编址，则地址单元 $0B1FH$ 所在芯片的最小地址编号为（ ）。

- A. $0000H$ B. $0800H$ C. $2000H$ D. $2800H$

129.若内存容量为 4GB，字长为 32，则（ ）。

- A. 地址总线 and 数据总线的宽度都为 32
- B. 地址总线的宽度为 30，数据总线的宽度为 32
- C. 地址总线的宽度为 30，数据总线的宽度为 8
- D. 地址总线的宽度为 32，数据总线的宽度为 8

130.若某计算机采用 8 位整数补码表示数据，则运算（ ）将产生溢出。

- A. $-127+1$ B. $-127-1$ C. $127+1$ D. $127-1$

131.在输入输出控制方法中，采用（ ）可以使得设备与主存间的数据块传送无需 CPU 干预。

- A. 程序控制输入输出 B. 中断 C. DMA D. 总线控制

132.若某整数的 16 位补码为 FFFFH (H 表示十六进制)，则该数的十进制值为 ()。

- A. 0 B. -1 C. $2^{16}-1$ D. $-2^{16}+1$

133.关于 64 位和 32 位微处理器，不能以 2 倍关系描述的是 ()。

- A. 通用寄存器的位数
B. 数据总线的宽度
C. 运算速度
D. 能同时进行运算的位数

134.计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其 ()。

- A. 操作码应存入指令寄存器 (IR)，地址码应存入程序计数器 (PC)
B. 操作码应存入程序计数器 (PC)，地址码应存入指令寄存器 (IR)
C. 操作码和地址码都应存入指令寄存器 (IR)
D. 操作码和地址码都应存入程序计数器 (PC)

与 $\bar{A} \oplus B$ 等价的逻辑表达式是 ()。(\oplus 表示逻辑异或，+ 表示逻辑加)


135.

- A. $A + \bar{B}$
B. $A \oplus \bar{B}$
C. $A \oplus B$
D. $AB + \bar{A}\bar{B}$

136.以下关于计算机系统中断概念的叙述中，正确的是 ()。

- A. 由 I/O 设备提出的中断请求和电源掉电都是可屏蔽中断
B. 由 I/O 设备提出的中断请求和电源掉电都是不可屏蔽中断
C. 由 I/O 设备提出的中断请求是可屏蔽中断，电源掉电是不可屏蔽中断
D. 由 I/O 设备提出的中断请求是不可屏蔽中断，电源掉电是可屏蔽中断

137.某计算机系统由下图所示的部件构成，假定每个部件的千小时可靠度都为 R，则该系统的千小时可靠度为 ()。



- A. $R+2R/4$ B. $R+R$ C. $R(1-(1-R)^2)$ D. $R(1-(1-R)^2)^2$

138.为实现程序指令的顺序执行，CPU () 中的值将自动加 1。

- A. 指令寄存器 (IR)
B. 程序计数器 (PC)
C. 地址寄存器 (AR)
D. 指令译码器 (ID)

139.

高速缓存 Cache 与主存间采用全相联地址映像方式，高速缓存的容量为 4MB，分为 4 块，每块 1MB，主存容量为 256MB。若主存读写时间为 30ns，高速缓存的读写时间为 3ns，平均读写时间为 3.27ns，则该高速缓存的命中率为（ ）%。若地址变换表如下所示，则主存地址为 8888888H 时，高速缓存地址为（ ）H。

地址变换表	
0	38H
1	88H
2	59H
3	67H

问题 1: A.90 B. 95 C.97 D. 99 问题 2: A.488888 B.388888 C.288888 D.188888

140.若浮点数的阶码用移码表示，尾数用补码表示。两规格化浮点数相乘，最后对结果规格化时，右规的右移位数最多为（ ）位。

A.1 B.2 C.尾数位数 D.尾数位数-1

141.两个同符号的数相加或异符号的数相减，所得结果的符号位 SF 和进位标志 CF 进行（ ）运算为 1 时，表示运算的结果产生溢出。

A.与 B.或 C.与非 D.异或

142.Cache 用于存放主存数据的部分拷贝，主存单元地址与 Cache 单元地址之间的转换工作由（ ）完成。

A.硬件 B.软件 C.用户 D.程序员

143.计算机内存一般分为静态数据区、代码区、栈区和堆区，若某指令的操作数之一采用立即数寻址方式，则该操作数位于（ ）。

A.静态数据区 B.代码区 C.栈区 D.堆区

144.CPU 中的数据总线宽度会影响（ ）。

A.内存容量的大小
B.系统的运算速度
C.指令系统的指令数量
D.寄存器的宽度

145.内存按字节编址，地址从 90000H 到 CFFFFH，若用存储容量为 16K×8bit 的存储器芯片构成该内存，至少需要（ ）片。

A.2 B.4 C.8 D.16

146.在计算机体系结构中，CPU 内部包括程序计数器 PC、存储器数据寄存器 MDR、指令寄存器 IR 和存储器地址寄存器 MAR 等。若 CPU 要执行的指令为：MOV R0, #100（即将数值 100 传送到寄存器 R0 中），则 CPU 首先要完成的操作是（ ）。

A.100→R0 B.100→MDR C.PC→MAR D.PC→IR

147.计算机中常采用原码、反码、补码和移码表示数据，其中，±0 编码相同的是（ ）。

A.原码和补码 B.反码和补码
C.补码和移码 D.原码和移码

148.处理机主要由处理器、存储器和总线组成，总线包括（ ）。

- A.数据总线、地址总线、控制总线
- B.并行总线、串行总线、逻辑总线
- C.单工总线、双工总线、外部总线
- D.逻辑总线、物理总线、内部总线

149.（ ）是指按内容访问的存储器。

- A.虚拟存储器
- B.相联存储器
- C.高速缓存（Cache）
- D.随机访问存储器

150.海明校验码是在 n 个数据位之外增设 k 个校验位，从而形成一个 $k+n$ 位的新的码字，使新的码字的码距比较均匀地拉大。 n 与 k 的关系是（ ）。

- A. $2^k-1 \geq n+k$
- B. $2^n-1 \leq n+k$
- C. $n=k$
- D. $n-1 \leq k$

151.以下关于 Cache 的叙述中，正确的是（ ）。

- A.在容量确定的情况下，替换算法的时间复杂度是影响 Cache 命中率的关键因素
- B.Cache 的设计思想是在合理成本下提高命中率
- C.Cache 的设计目标是容量尽可能与主存容量相等
- D.CPU 中的 Cache 容量应大于 CPU 之外的 Cache 容量

152.以下关于校验码的叙述中，正确的是（ ）。

- A.海明码利用多组数位的奇偶性来检错和纠错
- B.海明码的码距必须大于等于 1
- C.循环冗余校验码具有很强的检错和纠错能力
- D.循环冗余校验码的码距必定为 1

153.浮点数的一般表示形式为 $N=2^E \times F$ ，其中 E 为阶码， F 为尾数。以下关于浮点表示的叙述中，错误的是（ ）。两个浮点数进行相加运算，应首先（ ）。

问题 1:

- A.阶码的长度决定浮点表示的范围，尾数的长度决定浮点表示的精度
- B.工业标准 IEEE754 浮点数格式中阶码采用移码、尾数采用原码表示
- C.规格化指的是阶码采用移码、尾数采用补码
- D.规格化表示要求将尾数的绝对值限定在区间 $[0.5, 1)$

问题 2:

- A.将较大的数进行规格化处理
- B.将较小的数进行规格化处理
- C.将这两个数的尾数相加
- D.统一这两个数的阶码

154.以下关于 CISC（Complex Instruction Set Computer，复杂指令集计算机）和 RISC（Reduced Instruction Set Computer，精简指令集计算机）的叙述中，错误的是（ ）。

- A.在 CISC 中，其复杂指令都采用硬布线逻辑来执行
- B.采用 CISC 技术的 CPU，其芯片设计复杂度更高
- C.在 RISC 中，更适合采用硬布线逻辑执行指令
- D.采用 RISC 技术，指令系统中的指令种类和寻址方式更少

155.以下关于 CPU 的叙述中，错误的是（ ）。

- A. CPU 产生每条指令的操作信号并将操作信号送往相应的部件进行控制
- B. 程序计数器 PC 除了存放指令地址，也可以临时存储算术 / 逻辑运算结果
- C. CPU 中的控制器决定计算机运行过程的自动化
- D. 指令译码器是 CPU 控制器中的部件