В. Б. Стешенко

ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов



УДК 621.375(03) ББК 32.85 С 23

Изготовители электронных компонентов

С 23 Стешенко В.Б. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов. — М.: ДОДЭКА, 2000. —128 с.

ISBN 5-94020-001-X

В книге дается обзор перспективных семейств ПЛИС фирмы "Altera", приводятся краткие сведения об особенностях их архитектуры и временных параметрах устройств, рассмотрена САПР "MAX + PLUS II", а также языки описания аппаратуры AHDL и VHDL. В отдельной главе приведены примеры реализации некоторых алгоритмов. В приложении рассмотрены особенности САПР "Quartus".

Для разработчиков радиоэлектронной аппаратуры, студентов технических вузов и широкого круга читателей, интересующихся достижениями электроники.

УДК 621 375(03) ББК 32.85

ISBN 5-94020-001-X

- © Стешенко В. Б.
- © Издательство "ДОДЭКА", 2000
- ® Серия "Изготовители Электронных Компонентов"

Все права защищены Никакая часть этого издания не может быть воспроизведена в любой форме или любыми средствами, электронными или механическими, включая фотографирование, ксерокопироаание или иные средства копирования или сохранения информации без письменного разрешения издательстаа.

Ответственный редактор И. С. Кирюхин Компьютерная верстка С. В. Шашков Графическое оформление О. А. Алешина Дизайн обложки А. А. Бахметьев, И. Л. Люско Корректор Н.Ф. Изъюрова Технический редактор Е. Е. Граблевская

Подписано в печать 16 06.2000 г. Формат 84 х 108/16. Бумага офсетная Гарнитура "PragmaticaC". Печать офсетная Объем 8 п л Тираж 5000 экз. Заказ № 4921 Отпечатано с готовых диапозитивов в ОАО "Типография Новости". 107005, Москва, ул. Ф. Энгельса, 46.

> Издательство "ДОДЭКА" 105318 Москва, а/я 70 Тел/факс: (095) 366-24-29, 366-81-45 E-mail: books@dodeca.ru; icmarket@dodeca.ru

| предисловие | 5 | O.F. C. Historia is a productive of the productive | |
|--|------------|--|------|
| | | 3 5.6 Цифровые автоматы с синхронными | 70 |
| ВВЕДЕНИЕ | 6 | | 70 |
| времение | 0 | 3 5 7 Цифровые автоматы с асинхронными | 71 |
| | | выходами | 71 |
| ГЛАВА 1. ЭЛЕМЕНТНАЯ БАЗА | 8 | 3 5 8 Восстановление после неправильных | |
| | _ | | 72 |
| 1.1. Семейство МАХ3000 | 8 | 3 6 Реализация иерархического проекта, | 72 |
| 1 2. Семейство FLEX6000 | 13 | 3 6 1 Использование макрофункций системы Altera | |
| 1 3 Семейство МАХ7000 | 18 | MAX+PLUS II | 72 |
| 1 4 Семейство FLEX8000 | . 21 | 3 6 2 Создание и применение пользовательских | |
| 1 5 Семейство МАХ9000 | . 23 | макрофункций | 73 |
| 1 6. Семейство FLEX10K | 26 | 3 6 3 Определение пользовательской макрофункции | 73 |
| 1 7. Семейство APEX20K | 31 | 3.6.4 Импорт и экспорт цифровых автоматов | _ |
| 1 8 Конфигурационные ПЗУ | . 35 | (| . 74 |
| | | 3 7 Управление синтезом | |
| ГЛАВА 2. CИСТЕМА ПРОЕКТИРОВАНИЯ MAX+PLUS II | 38 | 3 7 1 Реализация примитивов LCELL и SOFT | 75 |
| | | 3 7 2 Значения констант по умолчанию . | 75 |
| 2 1. Общие сведения | 38 | 3 7 3 Присвоение битов и значений в цифровом | |
| 2 2. Процедура разработки проекта | 41 | автомате | 75 |
| 2.3. Редакторы MAX PLUS II | 50 | 3 8 Элементы языка AHDL | 75 |
| 2.4. Процесс компиляции , | . 57 | 3 8 1 Зарезервированные ключевые слова | 75 |
| 2 5 Верификация проекта | 60 | 3 8 2 Символы . | 76 |
| | | 3 8 3 Имена в кавычках и без кавычек | 76 |
| ГЛАВА З. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ AHDL | 63 | 3 8 4 Группы | 76 |
| | | 3 8 4 1 Форма записи групп . | 76 |
| 3 1 Общие сведения | 63 | 3 8 4 2 Диапазон и поддиапазон групп | 77 |
| 3 2. Использование чисел и констант в языке AHDL | 64 | 3 8 5 Числа в языке AHDL | 77 |
| 3 2.1 Использование чисел | 64 | 3 8 6 Булевы выражения | 77 |
| 3 2 2 Использование констант | . 64 | 3 8 7 Логические операторы | 77 |
| 3 3 Комбинационная логика | 64 | 3 8 8 Выражения с оператором NOT | 77 |
| 3 3 1 Реализация булевых выражений и уравнений | 64 | 3 8 9 Выражения с операторами AND, NAND, OR, NOF | ₹, |
| 3 3 2 Объявление NODE (узел) | 65 | XOR u XNOR . | 78 |
| 3 3 3 Определение групп | 65 | 3 8 10 Арифметические операторы | 78 |
| 3 3 4 Реализация условной логики . | 65 | 3 8 11 Компараторы (Операторы сравнения) | 78 |
| 3 3 4 1 Логика оператора IF | 6 5 | 3 8 12 Приоритеты в булевых уравнениях. | 79 |
| 3 3 4 2 Логика оператора CASE | 65 | 3 8 13 Примитивы | 79 |
| 3 3 4 3 Сравнение операторов IF и CASE . | 66 | 3 8.13 1 Примитивы буферов | 79 |
| 3 3 5 Описание дешифраторов | 66 | 3 8 14 Порты | 82 |
| 3 3 6 Использование для переменных значений | | 3 8 14 1 Порты текущего файла | 82 |
| по умолчанию | 67 | 3 8 14.2 Порты примеров (INSTANCE) | 83 |
| 3 3 7. Реализация логики с активным низким | | 3 9 Синтаксис языка ahdl . | 83 |
| уровнем | 67 | 3 9 1 Лексические элементы | 83 |
| 3 3 8 Реализация двунаправленных выводов | 68 | 3 9 2 Основные конструкции языка AHDL . | 83 |
| 3 4 Последовательностная логика | 68 | 3 9 3 Синтаксис объявления названия | 84 |
| 3 4 1 Объявление регистров. | 68 | 3 9 4 Синтаксис оператора включения | 84 |
| 3 4 2 Объявление регистровых выходов | 6 9 | 3 9 5 Синтаксис задания константы . | 84 |
| 3 4.3. Создание счетчиков | 6 9 | 3 9 6 Синтаксис прототипа функции | 84 |
| 3 5. Цифровые автоматы с памятью (state mashine) | 6 9 | 3 9 7 Синтаксис оператора вариантов | 85 |
| 3 5.1. Реализация цифровых автоматов | | 3 9 8 Синтаксис секции подпроекта Subdesign | 85 |
| (state machine) | 70 | 3 9 9 Синтаксис секции переменных | 85 |
| 3 5 2 Установка сигналов Clock, Reset и Enable | . 70 | 3 9 10 Синтаксис объявления цифрового автомата | 8 |
| 3 5 3 Задание выходных значений для состояний | 70 | 3 9 11 Синтаксис объявления псевдонима цифрового | , |
| 3 5 4 Задание переходов между состояниями | 70 | автомата | 86 |
| 3 5 5 Присвоение битов и значений в цифровом | | 3 9 12 Синтаксис логической секции | 86 |
| автомате . | 70 | 3 9 13 Синтаксис булевых уравнений | 86 |
| | - | 3.0.1/ Синтаксие буловых уравновий управления | 86 |

ОГЛАВЛЕНИЕ

| 3.9.15. Синтаксис оператора Case | 86 | 4 5. Интерфейс и тело объекта |
|--|------|---|
| 3.9.16. Объявление по умолчанию | 86 | 4 5.1. Описание простого объекта |
| 3 9.17. Синтаксис условного оператора ІГ | | 4.5 2. Объявление объекта проекта F |
| 3 9 18. Синтаксис встроенных (in-line) ссылок на | | 4 5 3. Поведенческое описание архитектуры 97 |
| макрофункцию или примитив | 86 | 4 5 4 Потоковая форма |
| 3.9.19. Синтаксис объявления таблицы истинности | 86 | 4.5.5 Структурное описание архитектуры |
| | 86 | 4 6 Описание конфигурации 98 |
| 3.9.21. Синтаксис группы | 87 | 4.7 Векторные сигналы и регулярные структуры |
| 3 9.22. Синтаксические группы и списки | 87 | 4 8 Задержки сигналов и параметры настройки 99 |
| 3 9.22, Cultiakon reckine i pyrinta ili cinicki. | • | 4 9 Атрибуты сигналов и контроль запрещенных ситуаций 100 |
| ГЛАВА 4. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ VHDL | 88 | 4 10. Алфавит моделирования и пакеты 100 |
| MADA 4. NODIR OTHIOATHIA ATTIAL ATTI DI TITOLI | | 4 11 Описание монтажного "или" и общей шины 101 |
| 4.1 Общие сведения | 88 | 4 12 Организации, поддерживающие развитие VHDL 102 |
| 4.1 Оощие сведения | . 89 | |
| 4.2. AII QUBINI ASBIKA | . 89 | ГЛАВА 5. ПРИМЕРЫ РЕАЛИЗАЦИИ АЛГОРИТМОВ ЦОС НА ПЛИС . 103 |
| 4.2.2.Числа | 89 | |
| 423 Символы | 89 | 5 1. Реализация цифровых фильтров на ПЛИС семейства FLEX |
| 4 2.4. Строки | . 89 | фирмы ALTERA 103 |
| 4.3. Типы данных | 89 | 5 2 Реализация цифровых полиномиальных фильтров 104 |
| | 89 | 5 3. Алгоритмы функционирования и структурные схемы |
| 4.3 2 Сложные типы | 90 | демодуляторов |
| 4 3.3 Описание простых типов | 90 | 5 4 Реализация генератора ПСП на ПЛИС |
| 4 4 Oператоры VHDL | 94 | 5 5 Примеры описания цифровых схем на VHDL |
| 4 4.1. Основы синтаксиса | 94 | 5 6 Реализация нейрона на AHDL |
| 4 4 2 Объекты | 94 | 5 7 Построение быстродействующих перемножителей . 121 |
| · · | 94 | |
| 4 4.4. Компоненты | 94 | ПРИЛОЖЕНИЕ 1. СИСТЕМА ПРОЕКТИРОВАНИЯ QUARTUS 124 |
| 4 4 5 Выражения | 95 | |
| 4 4 6. Операторы | 95 | литература |

Данная книга предназначена для широкого круга специалистов, осваивающих технологию проектирования устройств на ПЛИС.

Структурно книга разбита на пять глав и приложение.

В первой главе дается обзор перспективных семейств ПЛИС фирмы «Altera», приводятся краткие сведения об особенностях их архитектуры и временных параметрах устройств. Следует заметить, что книга ни в коей мере не подменяет собой фирменную документацию, без которой проектирование устройств просто невозможно. Цель этой главы — помочь начинающему разработчику в выборе элементной базы и дать представление о ее особенностях.

Во второй главе рассмотрена CAПР MAX+PLUS II.

Третья глава посвящена языку описания аппаратуры AHDL.

Язык описания аппаратуры VHDL рассмотрен в главе 4.

В пятой главе приведены примеры реализации некоторых алгоритмов.

Автор выражает огромную благодарность фирму «Гамма» и лично его директору М.А. Кузнеченкову за осуществление издания. Автор также благодарит сотрудников фирмы «Гамма» С.Н. Шипулина, И.Г. Алексеева, А.А. Кулакова и зам. директора центра «Логические системы» В.Ю. Храпова за предоставленное программное обеспечение и информацию.

Автор благодарит редактора издательства «Додэка» И.С. Кирюхина.

Огромный вклад в работу над книгой внесли к.т.н., доцент Д.А. Губанов, аспирант Ю.М. Седякин, студенты А.В. Самохин, А.В. Евстифеев, Г.В. Шишкин, Н.Н. Анищенко, Р.Б. Гаврилов и др., которым автор выражает искреннюю благодарность.

В журнале «Chip News» (Новости о микросхемах) был опубликован цикл статей «Школа разработки аппаратуры цифровой обработки сигналов на ПЛИС», ставший основой книги. Автор признателен главному редактору журнала А.Г. Биленко и научному редактору А.А. Осипову за полезные дискуссии, способствовавшие появлению книги.

Наконец, работа над книгой была бы в принципе невозможна без поддержки и терпения семьи.

Автор надеется, что книга найдет понимание у читателя и будет признателен за все отклики, которые можно присылать по адресу:

107005, Москва, 2-я Бауманская улица, д.5.

Кафедра СМ-5 «Автономные информационные и управляющие системы» МГТУ им. Н.Э. Баумана.

E-mail: steshenk@sm.bmstu.ru.

ВВЕДЕНИЕ_

Идея написания этой книги назревала в течение последних двухтрех лет, когда для многих разработчиков аппаратуры ЦОС стало ясно, что программируемые логические интегральные схемы (ПЛИС) — удобная в освоении и применении элементная база, альтернативы которой зачастую не найти Последние годы характеризуются резким ростом плотности упаковки элементов на кристалле, многие ведущие производители либо начали серийное производство, либо анонсировали ПЛИС с эквивалентной емкостью более 1 миллиона логических вентилей Цены на ПЛИС (к сожалению, только лишь в долларовом эквиваленте) неуклонно падают Так, если еще год-полтора назад ПЛИС емкостью 100 000 вентилей стоила в Москве в зависимости от производителя, приемки, быстродействия от 1500 до 3000 у е, то сейчас такая микросхема стоит от 100 до 350 у. е., то есть цены упали практически на порядок и зта тенденция устойчива Что касается ПЛИС емкостью 10 000 - 30 000 логических вентилей, то появились микросхемы стоимостью менее 10 y e

Такая ситуация на рынке вызвала волну вопросов, связанных с подготовкой специалистов, способных проводить разработку аппаратуры цифровой обработки сигналов на ПЛИС, владеющих основными методами проектирования, ориентирующимися в современной элементной базе и программном обеспечении Идя навстречу многочисленным пожеланиям предприятий, заинтересованных в подготовке молодых специалистов, владеющих современными технологиями, на кафедре СМ5 «Автономные информационные и управляющие системы» МГТУ им Н Э Баумана в программу четырехсеместрового курса «Схемотехническое проектирование микроэлектронных устройств» включен семестровый раздел «Проектирование аппаратуры обработки сигналов на ПЛИС», на основе лекционных и семинарских материалов которого и выходит эта книга

Приведем известную классификацию ПЛИС [1, 2, 3] по структурному признаку, тк она дает наиболее полное представление о классе задач, пригодных для решения на той или иной ПЛИС Следует заметить, что общепринятой оценкой логической емкости ПЛИС является число эквивалентных вентилей, определяемое как среднее число венгилей 2И-НЕ, необходимых для реализации эквивалентного проекта на ПЛИС и базовом матричном кристалле (БМК) Понятно, что эта оценка весьма условна, поскольку ПЛИС не содержат вентилей 2И-НЕ в чистом виде, однако для проведения сравнительного анализа различных архитектур она вполне пригодна Основным критерием такой классификации является наличие, вид и способы коммутации элементов логических матриц По этому признаку можно выделить следующие классы ПЛИС

Программируемые логические матрицы — наиболее традиционный тип ПЛИС, имеющий программируемые матрицы «И» и «ИЛИ» В зарубежной литературе соответствующими этому классу аббревиатурами являются FPLA (Field Programmable Logic Array) и FPLS (Field Programmable Logic Sequensers) Примерами таких ПЛИС могут служить отечественные схемы К556PT1, PT2, PT21 Недостаток такой архитектуры — слабое использование ресурсов программируемой матрицы «ИЛИ», поэтому дальнейшее развитие получили микросхемы, построенные по архитектуре программируемой матричной логики (зарубежная аббревиатура — PAL от Programmable Array Logic) — это ПЛИС, имеющие программируемую матрицу «И» и фиксированную матрицу «ИЛИ» К этому классу относятся боль-

шинство современных ПЛИС небольшой степени интеграции. В качестве примеров можно привести отечественные ИС КМ1556ХП4, ХП6, ХП8, ХЛ8, ранние разработки (середина — конец 80-х годов) ПЛИС фирм «Intel», «Altera», «AMD», «Lattice» и др. Разновидностью класса ПМЛ являются ПЛИС, имеющие только одну (программируемую) матрицу «И», например, схема 85С508 фирмы «Intel». Следующий традиционный тип ПЛИС — программируемая макрологика Они содержат единственную программируемую матрицу «И-НЕ» или «ИЛИ-НЕ», но за счет многочисленных инверсных обратных связей способны формировать сложные логические функции К этому классу относятся, например, ПЛИС PLHS501 и PLHS502 фирмы «Signetics», имеющие матрицу «И-НЕ», а также схема XL78С800 фирмы «Exel», основанная на матрице «ИЛИ-НЕ».

Вышеперечисленные архитектуры ПЛИС, содержащие небольшое число ячеек, к настоящему времени морально устарели и применяются для реализации относительно простых устройств, для которых не существует готовых ИС средней степени интеграции Естественно, для реализации алгоритмов ЦОС они не пригодны.

ИС ПМЛ (PLD) имеют архитектуру, весьма удобную для реализации цифровых автоматов Развитие этой архитектуры — программируемые коммутируемые матричные блоки (ПКМБ) — это ПЛИС, содержащие несколько матричных логических блоков (МЛБ), объединенных коммутационной матрицей Каждый МЛБ представляет собой структуру типа ПМЛ, т е программируемую матрицу «И», фиксированную матрицу «ИЛИ» и макроячейки. ПЛИС типа ПКМБ, как правило, имеют высокую степень интеграции (до 10000 эквивалентных вентилей, до 256 макроячеек). К этому классу относятся ПЛИС семейства МАХ5000 и МАХ7000 фирмы «Altera», схемы ХС7000 и ХС9500 фирмы «Xiliпх», а также большое число микросхем других производителей («Atmel», «Vantis», «Lucent» и др) В зарубежной литературе они получили название Complex Programmable Logic Devices (CPLD)

Другой тип архитектуры ПЛИС — программируемые вентильные матрицы (ПВМ), состоящие из логических блоков (ЛБ) и коммутирующих путей — программируемых матриц соединений Логические блоки таких ПЛИС состоят из одного или нескольких относительно простых логических элементов, в основе которых лежит таблица перекодировки (ТП — Look-Up Table, LUT), программируемый мультиплексор, D-триггер, а также цепи управления Таких простых элементов может быть достаточно большое количество, у современных ПЛИС емкостью до 1 миллиона вентилей число логических элементов достигает нескольких десятков тысяч За счет такого большого числа логических элементов они содержат значительное число триггеров, а также некоторые семейства ПЛИС имеют встроенные реконфигурируемые модули памяти (РМП — Embedded Array Block, EAB), что делает ПЛИС данной архитектуры весьма удобным средством реализации алгоритмов цифровой обработки сигналов, основными операциями в которых являются перемножение, умножение на константу, суммирование и задержка сигнала Вместе с тем, возможности комбинационной части таких ПЛИС ограничены, поэтому совместно с ПВМ применяют ПКМБ (CPLD) для реализации управляющих и интерфейсных схем В зарубежной литературе такие ПЛИС получили название Field Programmable Gate Array (FPGA). К FPGA (ПВМ) классу относятся ПЛИС XC2000, XC3000, XC4000, Spartan, Virtex фирмы «Xilinx», ACT1, ACT2 фирмы «Actel», а также семейства FLEX8000 фирмы «Altera», нёкоторые ПЛИС «Atmel» и «Vantis»

Множество конфигурируемых логических блоков (Configurable Logic Blocks, CLBs) объединяются с помощью матрицы соединений. Характерными для FPGA архитектур являются элементы ввода-вывода (Input/Output Blocks, IOBs), позволяющие реализовать двунаправленный ввод/вывод, третье состояние и т. п

Особенностью современных ПЛИС является возможность тестирования уэлов с помощью порта JTAG (B-scan), а также наличие внутреннего генератора (Osc) и схем управления последовательной конфигурацией

Фирма «Altera» пошла по пути развития FPGA архитектур и предложила в семействе FLEX10К так называемую двухуровневую архитектуру матрицы соединений.

Логические элементы (ЛЭ) объединяются в группы — логические блоки (ЛБ). Внутри логических блоков ЛЭ соединяются посредством локальной программируемой матрицы соединений, позволяющей соединять любые ЛЭ. Логические блоки связаны между собой и с элементами ввода-вывода посредством глобальной программируемой матрицы соединений (ГПМС). Локальная и глобальная матрицы соединений имеют непрерывную структуру — для каждого соединения выделяется непрерывный канал

Дальнейшее развитие архитектур идет по пути создания комбинированных архитектур, сочетающих удобство реализации алгоритмов ЦОС на базе таблиц перекодировок и реконфигурируемых модулей памяти, характерных для FPGA структур и многоуровневых ПЛИС с удобством реализации цифровых автоматов на CPLD архитектурах Так, ПЛИС АРЕХ20К фирмы «Altera» содержат в себе логические элементы всех перечисленных типов, что позволяет применять ПЛИС как основную элементную базу для «систем на кристалле» (System-On-Chip, SOC) В основе идеи SOC лежит интеграция всей электронной системы в одном кристалле (например, в случае ПК такой чип объединяет процессор, память и т д) Компоненты этих систем разрабатываются отдельно и хранятся в виде файлов параметризируемых модулей Окончательная структура SOC-микросхемы выполняется на базе этих «виртуальных компонентов» с помощью программ систем автоматизации проектирования (САПР) электронных устройств EDA (Electronic Design Automation) Благодаря стандартизации в одно целое можно объединять «виртуальные компоненты» от разных разработчиков

Как известно, при выборе элементной базы систем обработки сигналов обычно руководствуются следующими критериями отбора

- быстродействие.
- логическая емкость, достаточная для реализации алгоритма,
- --- схемотехнические и конструктивные параметры ПЛИС, надежность, рабочий диапазон температур, стойкость к ионизируюшим излучениям и т n.
- стоимость владения средствами разработки, включающая как стоимость программного обеспечения, так и наличие и стоимость аппаратных средств отладки,

- стоимость оборудования для программирования ПЛИС или конфигурационных ПЗУ,
 - наличие методической и технической поддержки;
 - наличие и надежность российских поставщиков,
 - стоимость микросхем

В данной книге рассматриваются вопросы проектирования устройств обработки информации на базе ПЛИС фирмы «Altera»

Фирма «Altera Corporation» (101 Innovation Drive, San Jose, CA 95134, USA, www.altera com) была основана в июне 1983 года. В настоящее время *High-end* продуктом этой фирмы является семейство APEX20K

Кроме того, «Altera» выпускает CPLD семейств MAX3000, MAX7000, MAX9000 (устаревшие серии специально не упоминаются), FPGA семейств FLEX10K, FLEX8000, FLEX6000.

Дополнительным фактором при выборе ПЛИС «Altera» является наличие достаточно развитых бесплатных версий САПР. В Таблице В 1 приведены основные характеристики пакета MAX+PLUS II BASELINE ver 9 3 фирмы «Altera», который можно бесплатно «скачать» с сайта или получить на CD «Altera Digital Library», на котором содержится также и полный набор документации по архитектуре и применению ПЛИС

Таблица В.1. Основные характеристики пакета MAX+PLUS II BASELINE ver. 9.3

| Поддерживаемые устройства | EPF10K10, EPF10K10A, EPF10K20, EPF10K30, EPF10K30A, EPF10K30E (до 30000 эквивалентных вен- тилей), EPM9320, EPM9320A, EPF8452A, EPF8282A, MAX7000, FLEX 6000, MAX 5000, MAX 3000A, Classic |
|------------------------------|---|
| Средства описания проекта | Схемный ввод, поддержка AHDL, средства интерфейса с САПР третьих фирм, топологический редактор, иерархическая структура проекта, наличие библиотеки параметризируемых модулей |
| Средства компиляции проекта | Логический синтез и трассировка, автоматическое об- наружение ошибок, поддержка мегафункций по про- граммам MegaCore и AMPP |
| Средства верификации проекта | Временной анализ, функциональное и временное мо- делирование, анализ сигналов, возможность исполь- зования программ моделирования (симуляторов) третьих фирм |

Кроме того, ПЛИС фирмы «Altera» выпускаются с возможностью программирования в системе непосредственно на плате Для программирования и загрузки конфигурации устройств опубликована схема загрузочного кабеля ByteBlaster и ByteBlasteMV Следует отметить, что новые конфигурационные ПЗУ ЕРС2 позволяют осуществлять программирование с помощью этого устройства, тем самым отпадает нужда в программаторе, что естественно снижает стоимость владения технологией

ПЛИС фирмы «Altera» выпускаются в коммерческом и индустриальном диапазоне температур

1.1. СЕМЕЙСТВО МАХЗООО

Летом 1999 года на рынке стали доступны ПЛИС семейства МАХ3000. Их архитектура близка к архитектурв семейства МАХ7000, однако имеется ряд небольших отличий В **Таблице 1.1** приведены основные параметры ПЛИС

Таблица 1.1. Основные параметры ПЛИС

| | EPM3032A | EPM3064A | EPM3128A | EPM3256A |
|---|----------|----------|----------|----------|
| Логическая емкость, экаивалентных вентилей | 600 | 1250 | 2500 | 5000 |
| Число макроячеек | 32 | 64 | 128 | 256 |
| Число логических блоков | 2 | 4 | 8 | 16 |
| Число программируемых пользоаа- телем выводоа | 34 | 66 | 96 | 158 |
| Задержка распространения сигнала вход-аыход, t _{PD} , [нс] | 45 | 4 5 | 5 | 6 |
| Время установки глобального тактового сигнала, t _{SU} , [нс] | 30 | 30 | 3 2 | 3 7 |
| Задержка глобального тактового сигнала до выхода, t _{CO1} , [нс] | 28 | 28 | 30 | 3 3 |
| Максимальная глобальная тактовая частотв, f _{CNT} , [МГц] | 1923 | 192 3 | 181 8 | 156 3 |

Микросхемы семейства МАХ3000 выполнены по КМОП ЕРВОМ технологии, при соблюдении технологических норм 0 35 мкм, что позволило существенно удешевить их по сравнению с семейством МАХ7000S Все ПЛИС МАХ3000 поддерживают технологию програм-


мирования в системв (ISP, In-system programmability) и периферийного сканирования (boundary scan) в соответствии со стандартом IEEE Std 1149.1 JTAG. Элементы ввода-вывода (ЭВВ) позволяют работать в системах с уровнями сигналов 5В, 3.3В, 2.5В. Матрица соединений имеет непрерывную структуру, что позволяет реализовать время задержки распространения сигнала до 4.5 нс. ПЛИС МАХ3000 имеют возможность аппаратной эмуляции выходов с открытым коллектором (open — drains pin) и удовлетворяют требованиям стандарта PCI. Имеется возможность индивидуального программирования цепей сброса, установки и тактирования триггеров, входящих в макроячейку Предусмотрен режим пониженного энергопотребления Программируемый логический расширитель позволяет реализовать на одной макроячейке функции до 32 переменных. Имеется возможность задания бита секретности (security bit) для защиты от несанкционированного тиражирования разработки

Реализация функции программирования в системе поддерживается с использованием стандартных средств загрузки, таких, как ByteBlasterMV, BitBlaster, MasterBlaster, а также поддерживается формат JAM

ПЛИС MAX3000 выпускаются в корпусах от 44 до 208 выводов На **Рис.1.1** представлена функциональная схема ПЛИС семейства MAX3000

Основными элементами структуры ПЛИС семейства MAX3000 являются

- логические блоки (ЛБ) (LAB, Logic array blocks),
- макроячейки (МЯ) (macrocells),



- логические расширители (expanders) (параллельный (parallel) и разделяемый (shareble));
- программируемая матрица соединений (ПМС) (Programmable interconnect array, PIA);
 - элементы ввода-вывода (ЭВВ)(I/O control block)

ПЛИС семейства MAX3000 имеют четыре вывода, закрепленных за глобальными цепями (dedicated inputs) Это глобальные цепи синхронизации сброса и установки в третье состояние каждой макроячейки Кроме того, эти выводы можно использовать как входы или выходы пользователя для "быстрых" сигналов, обрабатываемых в ПЛИС.

Как видно из **Puo.1.1** в основе архитектуры ПЛИС семейства МАХ3000 лежат логические блоки, состоящие из 16 макроячеек каждый Логические блоки соединяются с помощью программируемой матрицы соединений Каждый логический блок имеет 36 входов с ПМС.

На **Рио 1.2** приведена структурная схема макроячейки ПЛИС семейства MAX3000

МЯ ПЛИС семейства МАХ3000 состоит из трех основных узлов


- локальной программируемой матрицы (LAB local array),
- -- матрицы распределения термов (product-term select matrix),
- программируемого регистра (Programmable register)

Комбинационные функции реализуются на локальной программируемой матрице и матрице распределения термов, позволяющей объединять логические произведения либо по ИЛИ (OR), либо по исключающему ИЛИ (XOR) Кроме того, матрица распределения термов позволяет скоммутировать цепи управления триггером МЯ


Режим тактирования и конфигурация триггера выбираются автоматически во время синтеза проекта в САПР MAX+PLUS II в зависимости от выбранного разработчиком типа триггера при описании проекта


В ПЛИС семейства МАХ3000 доступно 2 глобальных тактовых сигнала, что позволяет проектировать схемы с двухфазной синхронизацией

Для реализации логических функций большого числа переменных используются логические расширители




Разделяемый логический расширитель (**Рис.1.3**) позволяет реализовать логическую функцию с большим числом входов, позволяя объединить МЯ, входящие в состав одного ЛБ. Таким образом, разделяемый расширитель формирует терм, инверсное значение которого передается матрицей распределения термов в локальную программируемую матрицу и может быть использовано в любой МЯ данного ЛБ Как видно из **Рис.1.3**, имеются 36 сигналов локальной ПМС, а также 16 инверсных сигналов с разделяемых логических расширителей, что позволяет в пределах одного ЛБ реализовать функцию до 52 термов ранга 1






Параллельный логический расширитель (Рис. 1.4), позволяет использовать локальные матрицы смежных МЯ для реализации функций, в которые входят более 5 термов Одна цепочка параллельных расширителей может включать до 4 МЯ, реализуя функцию 20 термов Компилятор системы MAX+PLUS II поддерживает размещение до 3-х наборов не более чем по 5 параллельных расширителей.

На **Рис.1.5** приведена структура программируемой матрицы соединений




На ПМС выводятся сигналы от всех возможных источников ЭВВ, сигналов обратной связи ЛБ, специализированных выделенных выводов. В процессе программирования только необходимые сигналы "заводятся" на каждый ЛБ на Рис 1.5 приведена структурная схема формирования сигналов ЛБ



На **Рис 1.6** приведена схема элемента ввода-вывода ПЛИС семейства **MAX3000**. ЭВВ позволяет организовать режимы работы с открытым коллектором и третьим состоянием

ПЛИС семейства MAX3000 полностью поддерживают возможность программирования в системе в соответствии со стандартом IEEE Std 1149.1 — 1990 (JTAG) с использованием соответствующих инструментальных средств. Повышенное напряжение программирования формируется специализированными схемами, входящими в состав ПЛИС семейства MAX3000, из напряжения питания 3 3 В Во время программирования в системе входы и выходы ПЛИС находятся в третьем состоянии и "слегка" подтянуты к напряжению питания Сопротивления внутренних подтягивающих резисторов порядка 50 кОм. На Рис. 1.7 приведены временные диаграммы программирования ПЛИС семейства MAX3000 через порт JTAG



Значения временных параметров приведены в **Таблице 1.2 Таблица 1.2.** Временные параметры порта **JTAG**

| | | Знач | ение |
|-------------------|---|------|------|
| Обозначение | Параметр | Min | Max |
| t _{JCP} | Период сигнала ТСК, [нс] | 100 | _ |
| t _{JCH} | Длительность единичного уровня сигнала ТСК, [нс[| 50 | _ |
| t _{JCL} | Длительность нулевого уровня сигнала ТСК, [нс] | 50 | _ |
| t _{JPSU} | Время установления порта JTAG, [нс] | 20 | _ |
| t _{JPH} | Длительность сигнала JTAG | 45 | - |
| t _{JPCO} | Задержка распространения сигнала относительно такта JTAG, [нс] | - | 25 |
| t _{JPZX} | Задержка перехода сигнала JTAG из третьего состояния, [нс] | _ | 25 |
| t _{JPXZ} | Задержка перехода сигнала JTAG в третье состояние, [нс] | _ | 25 |
| t _{ussu} | Время установки регистра захвата, [нс] | 20 | _ |
| Ųsн | Длитальность сигнала на входе регистра захвата, [нс] | 45 | - |
| t _{usco} | Задержка обновления сигнала в регистре захвата относительно такта, [нс] | _ | 25 |
| tyszx | Задержка перехода сигнала регистра захвата из третьего состояния, [нс] | - | 25 |
| t _{JSXZ} | Задержка перехода сигнала регистра захвата в третье состояние, [нс] | _ | 25 |

Временная модель ПЛИС семейства MAX3000A приведена на **Рис 1.8**

ПЛИС семейства MAX3000A имеют предсказуемую задержку распространения сигнала, поэтому результаты временного моделирования в САПР MAX+PLUS II полностью адекватны поведению реальной схемы, в отличие от ПЛИС, выполненных по SRAM технологии

В **Таблице 1.3** приведено описание параметров временной модели для ПЛИС семейства MAX3000A с быстродействием -4 и -10




Таблица 1.3. Параметры временной модели ПЛИС МАХЗОООА (все времена в нс)


| Обозначение | Параметр | | Значе | | |
|-------------------|--|-----|---------------|-----------------|-------------|
| | | | -4 | T | -1 |
| t _{in} | Задержка на входе и входном буфере | Mir | n Max | | |
| t _{iO} | Задержка на двунаправленном выводе и входном буфере | | 0.3 | | + |
| tsexp | Задержка разделяемого расширитвля | | 03 | ,+- | + |
| t _{PEXP} | Задержка параллельного расширитвля | | 19 | ,+ | + |
| t _{LAD} | Задержка в локвльной программируемой матрине И | | 0.5 | | + |
| t _{lac} | Задержка упревляющего сигнала триггера в локвльной программируемой матрице И | | 19 | | + |
| t _{iOE} | Внутренняя задержка сигнала разрешения | | 18 | | + |
| t _{OD1} | Задержка сигнала от выходного буфера до вывода, V _{ссю} = 3.3 B, slew rate = off | | 00 | | + |
| t _{OD2} | Задержка сигнвла от выходного буфера до вывода, $V_{CCIO} = 3.3$ B, siew rate = off | | 03 | | +- |
| t _{OD3} | Задержка сигнала от выходного буфера до вывода, v _{CCIO} = 2 5 B, siew rate = off | | 08 | + | + |
| t _{ZX1} | Задержка сигнала в выхолном биферо восле сигнара е оп | | 53 | ' | + |
| t _{zx2} | Задержка сигнвла в выходном буфере после сигнала разрешения выхода, V _{CCIO} = 3.3 B, slew rate = off | | 40 | +' | |
| t _{zx3} | | | 4.5 | -' | 1 |
| txz | The state of the s | | 90 | + | ! |
| t _{su} | Задержка сигнвла в выходном буфере после сигнвла запрещения выхода Время установки рвгистра | | 40 | ├ —- | 1 |
| t _H | Время удержания сигнала на рагистре | t 4 | + 40 | 1., | : |
| t _{RD} | Регистровая задержка | 08 | ' | 17 | |
| tcomb | Комбинационная задержка | | | 38 | |
| t _{ic} | Запялука изменения оксата | | 12 | | 2 |
| ten | Задвржка изменения сигнала относительно тактового импульса Задержка разрешения регистра | | 13 | | 2 |
| t _{GLOB} | Задержка глобвльных управляющих сигнвлов | | 19 | | 4 |
| | Врвмя првдустановки регистра МЯ | | 18 | | 4 |
| | Время сброса регистра МЯ | | 10 | | 1 |
| | Задержка ПМС | | 23 | | _5 |
| | | | 23 | | 5 |
| | Задержка за счет режима пониженного потребления | | 07 | | 1 |


В **Таблице 1.4** приведены динамические параметры ПЛИС семейства MAX3000A.

Таблица 1.4. Динамические параметры ПЛИС (временные параметры в нс, частоты в МГц)

| Обозна | · | | Значение | | | | |
|--------------------|---|----------|-----------------|----------|---------------|--|--|
| чение | Параметр | | -4 | | -10 | | |
| t _{PD1} | 32000000 | M | n M | ax M | ın Ma | | |
| t _{PD2} | Задержка вход — комбинаторный выход | | 4 | 5 | 10 | | |
| | Задержка вход — регистровый выход | | 4 | 5 | 10 (| | |
| t _{su} | Время установки глобального синхросигнала | 3 (| 5 | 6 | 6 | | |
| t _H | Время удержания глобального синхросигнала | 00 | , †- | 0 | | | |
| t _{CO1} | Задержка глобального синхросигнала до выхода | 1.0 |) 2 | | | | |
| t _{CH} | Длительность высокого уровня глобального синхро сигнала | 20 | - | 4 (| - | | |
| ta_ | Длитальность низкого уровня глобального синхросигнал | 2 20 | | 40 | | | |
| tasu | Время установки синхросигнала триггера МЯ | 14 | 4 | | | | |
| t _{AH} | Время удержания синхросигнала триггера МЯ | 08 | | 2 1 | | | |
| t _{ACO1} | Задержка синхросигнала триггвра МЯ до выхода | 108 | <u> </u> | 3 4 | | | |
| t _{ACH} | Длительность высокого уровня синхросигнала тригге- ра МЯ | <u> </u> | 4 4 | | 10 4 | | |
| | | 1 20 | | 40 | | | |
| TACL A | Длительность низкого уровня синхросигнала триггера МЯ | 20 | - | 40 | | | |
| toppu ! | Минимальная длительность сигналов сброса и уста- новки триггера МЯ | 20 | _ | 20 | +- | | |
| t _{CNT} A | Линимальный период глобального синхросигнала | | - | <u> </u> | | | |
| f _{CNT} N | Лаксимальная глобальная внутренняя тактовая часто- | 100.0 | 52 | | 1t 2 | | |
| ACNT N | Минимальный период синхросигнала триггера МЯ | 192 3 | | 89 3 | | | |
| ACNT N | аксимальная внутренняя тактовая частота триггера МЯ | 100.5 | 52 | | 11 2 | | |
| мах М | аксимальная тактовая частота | 192 3 | | 89 3 | | | |
| | | 250 | - 1 | 125 0 | 1 | | |

Рис 1.9 и 1.10 иллюстрируют задержки сигналов в ПЛС МАХ3000А в зависимости от режима работы ПЛИС. На Рис 1.10 и 1.11 длительности переднего и заднего фронтов t_R и t_F соответственно равны 2 нс.





Таким образом, мы рассмотрели основные архитектурные особенности и принципы построения ПЛИС семейства МАХ3000А Следует еще раз заметить, что в книге намеренно не приводится информация о назначении контактов для различных корпусов, потребляемой мощности и т д Это связано с тем, что данная информация легко доступна как на CD Altera Digital Library, так и в Internet


1.2. CEMEЙCTBO FLEX6000

Относительно новое семейство ПЛИС FLEX6000 появилось на рынке в конце 1997 года По своим характеристикам оно является промежуточным между семействами FLEX8000 и FLEX10К ПЛИС FLEX6000 выпускаются по технологии 0 5 мкм SRAM (FLEX6000A по 0 35 мкм) с тремя слоями металлизации и обладают удачными характеристиками цена-производительность для реализации не очень сложных алгоритмов ЦОС. В **Таблице 1.5** приведены основные характеристики ПЛИС FLEX6000.


Таблица 1.5. Основные характеристики FLEX6000

| | EPF6010 | EPF6016 | EPF6016A | EPF6024A |
|---|---------|---------|----------|----------|
| Максимальная логическая емкость зквива лентных вентилей | 10 000 | 16 000 | 16 000 | 24 000 |
| Число логических элементов | 800 | 1320 | 1320 | 1960 |
| Число логических блоков | 80 | 132 | 132 | 196 |
| Число программируемых пользоввтелем выводов | 160 | 204 | 204 | 215 |


Отличительной особенностью архитектуры ПЛИС FLEX6000 является технология OptiFLEX, представленная на **Puc.1.11**




В основе архитектуры OptiFLEX лежат логические блоки (ЛБ) (LABs, Logic array blocks), каждый из которых объединяет по 10 логических элементов (ЛЭ) (LEs, Logic elements) с помощью локальной матрицы соединений Особенностью архитектуры OptiFLEX является то, что каждый логический элемент может коммутироваться как на локальную матрицу соединений собственного логического блока, так и смежных (Рис. 1.11), тем самым расширяются возможности для трассировки



На **Рис.1.12** приведена структура ЛБ ПЛИС семейства FLEX6000. Как видно из **Рис.1.12**, ЛБ имеет чередующуюся структуру (interleaved structure), объединяя на локальной матрице соединений (ЛМС) (lockal interconnect) сигналы с двух смежных ЛБ Кроме того, сигналы с ЛЭ и ЛМС могут коммутироваться на строки и столбцы глобальной матрицы соединений (Row and column interconnect), которые имеют непрерывную структуру, обеспечивающую минимальные задержки





Каждый ЛБ и ЛЭ управляется выделенными глобальными сигналами (Dedicated inputs), являющимися сигналами сброса, установки и синхронизации триггеров ЛЭ (**Puc.1.13**)

На Рис. 1.14 приведена структура ЛЭ ПЛИС семейства FLEX6000 В основе ЛЭ лежит четырехвходовая таблица перекодировок (ТП, LUT, Look-up Table) Кроме того, в состав ЛЭ входят цепи ускоренного цепочечного переноса (Саггу-in, carry-out) и каскадирования (cascade-in, cascade-out) Триггер ЛЭ может быть сконфигурирован с помощью логики сброса-установки (clear/preset logic). Его тактирование осуществляется одним из сигналов, выбираемых логикой тактирования (clock select) При необходимости, сигнал с выхода ТП может быть подан на выход ЛЭ в обход триггера (register bypass)

Для обеспечения минимальной задержки при реализации сложных арифметических функций, таких, как счетчики, сумматоры, вычитатели и т п., используется организация ускоренных цепочечных переносов (carry chain) между ЛЭ. Логика ускоренных переносов автоматически формируется компилятором САПР MAX+PLUS II, или вручную при описании проекта

При организации цепочечных переносов первый ЛЭ каждого ЛБ не включается в цепочку цепочечных переносов, поскольку он формирует управляющие сигналы ЛБ Вход первого ЛЭ в каждом ЛБ может быть использован для формирования сигналов синхронной загрузки или сброса счетчиков, использующих цепочечный перенос

Цепочка переносов, длиннее чем 9 ЛЭ автоматически формируется путем объединения нескольких ЛБ вместе, причем перенос формируется не в соседний ЛБ, а через один, то есть из четного в четный, из нечетного ЛБ — в нечетный Например, последний ЛЭ в первом ЛБ в ряду формирует перенос во второй ЛЭ в третьем ЛБ в том же ряду Отсюда ясно, что длина цепочки переносов не может быть больше, чем половина ряда

На **Рис 1.15** приведен пример реализации полного сумматора с использованием логики ускоренного переноса. В этом случае ТП сконфигурирована таким образом, что два ее входа формируют сигнал суммы, а два других входа — перенос.

При реализации многовходовых функций используется режим каскадирования ЛЭ (**Рис. 1.16**). ТП смежных ЛЭ реализуют частичные функции, а затем с помощью цепей каскадирования формируется выход функции многих переменных. Логика каскадирования строится либо по И (AND), либо по ИЛИ (OR).

При каскадировании по И возможно использование регистра последнего ЛЭ, при каскадировании по ИЛИ использование регистра невозможно, поскольку инвертор используется для реализации элемента ИЛИ

Аналогично цепочечным переносам, при каскадировании объединяются либо только четные, либо нечетные ЛЭ.





Рис. 1.16 иллюстрирует реализацию каскадирования для функции большого числа переменных Так, при реализации 16-разрядного дешифратора адрес задержки составляет порядка 3 5 нс

Каждый ЛЭ ПЛИС может быть сконфигурирован тремя способами (**Рис. 1.17**)

- нормальный режим (normal mode),
- арифметический режим (arithmetic mode),
- режим счетчика (counter mode),




Нормальный режим используется для реализации основных логических функций, комбинационных схем, дешифраторов с большим числом входов, когда возможность каскадного наращивания позволяет получить выигрыш во времени


В нормальном режиме ТП имеет четыре входа, источниками которых являются сигналы с ЛМС и цепочечные переносы

Арифметический режим используется для реализации сумматоров, вычитателей, накопителей и компараторов В арифметическом режиме ТП конфигурируется как две трехвходовых ТП одна для функции трех переменных, другая — сигнала ускоренного переноса

В режиме счетчика возможна реализация с помощью ТП функций разрешения счета, реверса, синхронных сброса и загрузки данных в счетчик Кроме того, формируются ускоренный перенос для реализации синхронных счетчиков с помощью двух трехвходовых ТП, подобно арифметическму режиму


Каждый ЛЭ имеет возможность глобальной асинхронной уста новки и сброса триггера, а также эмуляции внутренней шины с тремя состояниями





На **Рис. 1.18** приведена схема коммутации ЛБ и ЛЭ на локальную и глобальную матрицу соединений Следует отметить, что ГМС имеет непрерывную структуру, как по строкам, так и по столбцам (т н FastTrack Interconnect). Как можно видеть из **Рис.1.18**, ЛЭ имеют возможность коммутации входов и выходов как на ЛМС, так и на ГМС Кроме того, на ЛЭ могут быть сформированы глобальные управляющие сигналы, такие, как внутренняя тактовая частота, сигналы асинхронного сброса и установки Каждый ЛБ коммутируется на две ЛМС, тем самым улучшая возможности трассировки ПЛИС

На **Рис 1.19** приведена структурная схема элемента ввода-вывода (ЭВВ)



Как можно заметить, ЭВВ позволяет скоммутировать данные как на глобальные цепи, так и на локальную матрицу соединений. Управление ЭВВ осуществляется с помощью глобального управляющего сигнала разрешения выхода (Chip-Wide Output Enable) Кроме того, можно задать режим пониженной скорости переключения ЭВВ (Slew Rate Control), что позволяет снизить "звон" от высокой скорости переключения, правда ценой задержки 5нс

ПЛИС семейства FLEX6000 поддерживают возможность конфигурации через порт JTAG, временные диаграммы приведены на **Рис. 1.20**.

Временные параметры конфигурации по порту JTAG приведены в **Таблице 1.6**

На Рис. 1.21 приведена временная модель FLEX6000, а в **Таб**лице 1.7 — значения ее параметров




Таблица 1.6. Временные параметры конфигурации по порту JTAG

| Обозна- | Параметр | Знач | ение |
|-------------------|---|------|------|
| чение | Itahawe1h | Mın | Max |
| t _{JCP} | Период сигнала ТСК, [нс] | 100 | - |
| t _{JCH} | Длительность единичного уровня сигнала ТСК, [нс] | 50 | _ |
| t _{ICL} | Длительность нулевого уровня сигнала ТСК, [нс] | 50 | _ |
| t _{JPSU} | Время установления порта JTAG, [нс] | 20 | |
| t _{JPH} | Длительность сигнала JTAG | 45 | _ |
| t _{IPCO} | Задержка распространения сигнала относительно такта JTAG, [нс] | _ | 25 |
| t _{JPZX} | Задержка перехода сигнала JTAG из третьего состояния, [нс] | | 25 |
| t _{iPXZ} | Задержка перехода сигнала JTAG в третье состояние, [нс] | _ | 25 |
| t _{ussu} | Время установки регистра звхвата, [нс] | 20 | |
| t _{JSH} | Длительность сигнала на входе регистра эвхвата, [нс] | 45 | _ |
| t _{isco} | Задержка обновления сигнала в регистре захвата относительно такта, [нс] | _ | 35 |
| t _{JSZX} | Задержка перехода сигнала регистра захвата из третьего состояния, [нс] | - | 35 |
| t _{usxz} | Задержка перехода сигнала регистра звхвата в третье состояние, [нс] | - | 35 |




Таблица 1.7. Параметры временной модели

| Обозначение | Параметр | | ение 6010A-1) c] |
|---------------------------|--|-----|------------------------|
| | | Min | max |
| t _{reg_to_reg} | Задержка на ТП для обратной связи триггера ЛЭ в цепочке переноса | _ | 12 |
| t _{CASC_TO_REG} | Задержка в цепн каскадирования до ахода регисгра | | 09 |
| t _{CARRY_TO_REG} | Задержка в цепи переноса до входа регистра | | 0.9 |
| t _{DATA_TO_REG} | Задержка входных данных ЛЭ до регистра | _ | 11 |
| tcasc_to_out | Задержка от входа каскадирования до выхода ЛЭ | _ | 13 |
| t _{CARRY} TO OUT | Задержка от ахода переноса до выхода ЛЭ | _ | 16 |
| t _{data_to_out} | Задержка входных данных ЛЭ до выхода | - | 17 |
| treg_to out | Задержка данных с выхода регистра до выхода ЛЭ | _ | 04 |
| t _{SU} | Время установки регистра | 0 9 | _ |
| t _H | Время удержания сигнала на входе регистра по- сле подачи синхронмпульса | 14 | _ |
| t∞ | Задержка выходного сигнала регистра относитально такта | _ | 03 |
| t _{CLR} | Задержка сброса регистра | _ | 04 |
| t _c | Задержка управляющего сигнала на регистре | | 18 |
| t _{LD_CLR} | Задержка снгнала синхронного сброса или за- грузки регистра в режиме счетчика | _ | 18 |

| Обозначение | Параметр | | еиие 6010A-1) c] |
|----------------------------|--|-----|------------------------|
| | | Min | max |
| tcarry_to_carry | Задержка сигнала переноса от входа переноса до выхода переноса | - | 01 |
| treg_to_carry | Задержка выходного снгнала регистра до выхода переноса | | 16 |
| t _{data} to carry | Задержка входных данных ЛЭ до выхода переноса | _ | 2 1 |
| t _{carry_to_casc} | Задержка сигнала переноса от входа переноса до выхода каскадирования | | 10 |
| t _{REG_TO_CASC} | Задержка выходного сигнала регистра до выхода каскадирования | - | 1 4 |
| tcasc_to casc | Задержка сигнала каскадирования от входа каскадирования до выхода каскадирования | _ | 05 |
| tdata_to_casc | Задержка входных данных ЛЭ до выхода каскаднрования | _ | 11 |
| t _{он} | Длительность высокого уровня тактового сигнала регистра | 25 | _ |
| tcı | Длительность низкого уровня тактового сигнала регистра | 2 5 | _ |
| tops | Задержка сигнала от выходного буфера до вывода, $V_{\text{CCIO}} = 3.3$ B, slew rate = off | - | 19 |

Таблица 1.7. Параметры временной модели (продолжение)

| Обозна- чение | Параметр | Значение (для ЕРF6010А- [нс] | |
|--------------------|---|------------------------------------|-----|
| | | Mın | max |
| t _{op2} | Задержка сигнала от выходного буфера до вывода, $V_{\text{CCIO}} = 2.5 \text{B}$, slew rate = off | _ | 41 |
| t _{oD3} | Задержка сигнала от выходного буфера до вывода, slew rate = on | _ | 58 |
| txz | Задержка сигнала в выходном буфера после сигнала запрещения выхода | _ | 14 |
| t _{ZX1} | Задержка сигналв в выходном буфере после сигнала разрешения выхода, $V_{\text{CCO}} = 33\text{B}$, slew rate = off | _ | 14 |
| t _{ZX2} | Задержка сигнала в выходном буфере после сигнала разрешения выхода, V_{CCO} = 2.5 B, slew rate = off | - | 3 6 |
| tzxs | Задержка сигнала в выходном буфере после сигнала разрешения выхода, siew rate = on | _ | 53 |
| t _{IOE} | Задержка сигнала разрешения выхода | | 0.5 |
| t _{iN} | Задержка сигналв во входном буфере | | 36 |
| tin_delay | Задержка сигнала во входном буфере при введении до- полнитальной задержки | _ | 48 |
| [‡] LOCAL | Задержка ЛМС | | 0.7 |
| t _{ROW} | Задержка в строке ГМС | | 29 |

| Обозна- чение | Параметр | Значение (для ЕРF6010A-1) [нс] | | |
|-----------------------|--|--------------------------------------|-----|--|
| | | Mın | max | |
| tcoL | Задержка в столбце ГМС | — | 12 | |
| Q_NIQ‡ | Задержка данных с выдаленного вывода до входа ЛЭ | _ | 54 | |
| t _{DIN_C} | Задержка управляющих сигналов с выделенного вывода до входа ЛЭ | - | 4 3 | |
| t _{leglobal} | Задержка сформированного в ПЛИС управляющего сигнала с выхода ЛЭ до входов других ЛЭ | _ | 26 | |
| t _{LABCARRY} | Задержка сигнала переноса в другой ЛБ | _ | 07 | |
| t _{labcasc} | Задержка сигнала каскадирования в другой ЛБ | | 1.3 | |
| t ₁ | Тестовая задержкв регистр — регистр | | 376 | |
| t _{DPR} | Тестовая задержка регистр — регистр через 4 ЛЭ, 3 ряда н 4 ЛМС | _ | | |
| t _{INSU} | Время установки глобального синхросигнала на регистре ЛЭ | | 21 | |
| ţ _{INH} | Время удержания данных для глобального синхросигнала на регистре ЛЭ | _ | 02 | |
| tолсо | Задержка появления данных на выхода для глобального синхросигнала | _ | 20 | |

Времене задержек распространения сигнала по ГМС приводятся из расчета "худшего случая"

1.3. CEMEЙCTBO MAX7000

ПЛИС семейства МАХ7000 являются первыми СРLD фирмы ALTERA, выполненными по технологии ПЗУ с электрическим стиранием (ЕРROM) В настоящее время выпускаются ПЛИС МАХ7000, МАХ7000A, МАХ7000B, МАХ7000E, МАХ7000S Семейства МАХ7000A и МАХ7000B рассчитаны на работу в системах с напряжением питания 3 3 и 2.5 В соответственно, ПЛИС МАХ7000S является дальнейшим развитием 5-вольтового МАХ7000, с возможностью программирования в системе. В настоящее время это семейство, пожалуй, является самым популярным СРLD у российских разработчиков Это связано с тем, что для работы с ПЛИС этого семейства не требуется никаких серьезных затрат, поскольку пакет МАХ+PLUS II BASELINE полностью поддерживает всех представителей этого семейства ПЛИС, а для программирования и загрузки конфигурации устройств опубликована схема кабеля ВуtеВlaster и ВуtеВlasteMV В Таблице 1.8 приведены основные характеристики ПЛИС семейства МАХ7000S

Все ПЛИС MAX7000S поддерживают технологию программирования в системе (ISP, In-system programmability) и периферийного сканирования (boundary scan) в соответствии со стандартом IEEE Std 1149 1 JTAG Элементы ввода-вывода (ЭВВ) позволяют работать в системах с уровнями сигналов 5 В или 3 3 В. Матрица соеди-

нений имеет непрерывную структуру, что позволяет реализовать время задержки распространения сигнала до 5 нс ПЛИС МАХ7000S имеют возможность аппаратной эмуляции выходов с открытым коллектором (ореп — drains pin) и удовлетворяют требованиям стандарта РСІ Имеется возможность индивидуального программирования цепей сброса, установки и тактирования триггеров, входящих в макроячейку Предусмотрен режим пониженного энергопотребления Программируемый логический расширитель позволяет реализовать на одной макроячейке функции до 32 переменных Имеется возможность задания бита секретности (security bit) для защиты от несанкционированного тиражирования разработки


В отличие от архитектуры MAX7000 (рис. 1.22), ПЛИС MAX7000S (**Рис. 1.23**) имеют возможность использования двух глобальных тактовых сигналов


На **Рис. 1.24** приведена структура макроячейки логического элемента ПЛИС MAX7000S. Как можно заметить, МЯ ПЛИС MAX7000 не отличается от МЯ MAX3000


Аналогично ПЛИС семейства MAX3000, ПЛИС MAX7000 имеют возможность использования параллельного и разделяемого расширителей, которые подробно описаны в параграфе 1 1


Таблица 1.8. Основные характеристики семейства MAX7000S

| Логическая емкость, эквивалантных вентилей | EPM7032S | EPM7064S | EPM7128S | EPM7160S | EPM7192S | EPM7256S |
|---|----------|----------|----------|----------|--------------|--------------|
| Имено макросноем | 600 | 1250 | 2500 | 3200 | 3750 | 5000 |
| Число макроячеек | 32 | 64 | 128 | 160 | 192 | 256 |
| Число логических блоков | 2 | 4 | 8 | 10 | 12 | 16 |
| нисло программируемых пользователем выводов | 36 | 68 | 100 | 104 | 124 | 164 |
| Вадержка распространения сигнала вход-выход, t _{PD} , [нс] | 5 | 5 | 6 | 6 | 75 | 7.5 |
| Время установки глобвльного тактового сигнала, t _{su} , [нс] | 29 | 29 | 3 4 | 3.4 | | 75 |
| Вадержка глобального тактового сигнала до выхода, t _{co1} , [нс] | 25 | 2.5 | 2.5 | 25 | 41 | 3 9 |
| Лаксимальная глобальная твктовая частота, f _{CNT} , [МГц] | 175 4 | 175 4 | 147 1 | 1493 | 3 0 125 0 | 3 0 128 2 |









На **Рис. 1.25** приведена временная модель ПЛИС семейства MAX7000, а в **Таблицах 1.9** и **1.10** ее параметры

Таблица 1.9. Параметры временной модели МАХ7000 (все времена в нс)

| Обо- значе- | Параметр | Значение для EPM70128S-10 | | |
|-------------------|--|------------------------------|-----|--|
| HNE | | Min | Max | |
| t _{iN} | Задержка на входе и входном буфере | _ | 2 | |
| t _{iO} | Задержка на даунаправленном выводе и входном буфере | | 2 | |
| tsexp | Задержка разделяемого расширителя | | 8 | |
| t _{PEXP} | Задержка параллельного расширителя | | 10 | |
| t _{LAD} | Задержка в локальной прогрвммируемой матрице И | | 60 | |
| t _{LAC} | Задержка управляющего сигнвла триггера в локвльной программируемой матрице И | _ | 60 | |
| t _{IOE} | Внутренняя задержка сигнвла разрешения | | 30 | |
| t _{OD1} | Задержка сигнвла от выходного буфера до вывода V_{CCIO} = 3.3 B, slew rate = off | | 4 | |
| t _{OD2} | Задержка сигнала от выходного буфера до вывода, V _{CCIO} =25B, slew rate ≈ off | _ | 5 | |

| Обо- значе- | Параметр | Значение для EPM70128S-10 | | |
|-------------------|--|------------------------------|------|--|
| HNE | | Min | Max | |
| t _{od3} | Задержка сигнала от выходного буфера до вывода, slew rate = on | _ | 8 | |
| t _{ZX1} | Задержка сигнвла в выходном буфере после сигнвла разре- шения выхода, V _{CCIO} =3.3 B, slew rate = off | _ | 60 | |
| t _{zx2} | Задержка сигнала в выходном буфере после сигнвлв разре- шения выхода, V _{CCIO} =2.5 B, slew rate = off | | 70 | |
| t _{zxa} | Задержка сигнвла в выходном буфере после сигнвлв разре- шения выхода, siew rate = on | | 10 0 | |
| t _{xz} | Задержка сигнвла в выходном буфере после сигнвла запрещения выхода | | 60 | |
| tsu | Время установки регистра | 4 0 | | |
| ţн | Время удержания сигнала на регистре | 40 | | |
| t _{RD} | Регистровая задержка | | 10 | |
| t _{COMB} | Комбинационная задержка | | 10 | |

Таблица 1.9. Параметры временной модели МАХ7000 (все времена в нс) (Продолжение)

| Обо- значе- | Параметр | | ие для 1285-10 |
|-------------------|--|-----|-------------------|
| ние | | Min | Max |
| t _{IC} | Задержка изменения сигнала относительно тактового импульса | _ | 60 |
| t _{EN} | Задержка разрешения регистра | - | 60 |
| t _{GLOB} | Задержка глобальных управляющих сигналов | _ | 10 |

| Обо- значе- | Параметр | Значение для EPM70128S-10 | | |
|------------------|---|------------------------------|------|--|
| ние | , , | Min | Max | |
| t _{PRE} | Время предустановки регистра МЯ | | 40 | |
| t _{CLR} | Время сброса регистра МЯ | | 40 | |
| t _{PIA} | Задержка ПМС | _ | 20 | |
| t _{LPA} | Задержка за счет режима пониженного потребления | _ | 13 0 | |

Таблица 1.10. Параметры временной модели МАХ7000 (временные параметры в нс, частоты в МГц)

| Обо- значе- | Параметр | Значение для EPM70128S-10 | | |
|-------------------|--|------------------------------|-----|--|
| ние | | Min | Max | |
| t _{PD1} | Задержка вход — комбинаторный выход | _ | 100 | |
| t _{PD2} | Задержка вход — регистровый выход | _ | 100 | |
| t _{su} | Время установки глобального синхросигнала | 70 | _ | |
| t _H | Время удержания глобального синхросигнала | 0.0 | _ | |
| t _{co1} | Задержка глобального синхросигнала до выхода | | 4 5 | |
| t _{CH} | Длительность высокого уровня глобального синхросигнала | 40 | | |
| t _{CL} | Длительность низкого уровня глобального синхросигнала | 40 | _ | |
| t _{asu} | Время установки синхросигнала триггера МЯ | 20 | _ | |
| t _{ah} | Время удержания синхросигнала триггера МЯ | 50 | _ | |
| t _{ACO1} | Задержка синхросигнала триггера МЯ до выхода | <u> </u> | 100 | |

| Обо- значе- | Параметр | Значение для EPM70128S-10 | | |
|-------------------|--|------------------------------|------|--|
| ние | | | Max | |
| t _{ACH} | Длительность высокого уровня синхросигнала триггера МЯ | 40 | _ | |
| t _{ACL} | Длительность низкого уровня синхросигнала триггера МЯ | 40 | - | |
| t _{CPPW} | Минимальная длительность сигналов сброса и установки триггера МЯ | 40 | _ | |
| t _{CNT} | Минимальный пвриод глобального синхросигнала | - | 100 | |
| f _{CNT} | Максимальная глобальная внутренняя тактовая частота | 100 | _ | |
| t _{ACNT} | Минимальный период синхросигнала триггера МЯ | - | 10 0 | |
| f _{ACNT} | Максимальная внутрвнняя тактовая частота триггера МЯ | 100 | _ | |
| f _{MAX} | Максимальная тактовая частота | 125 0 | _ | |

1.4. CEMEЙCTBO FLEX8000

Семейство ПЛИС FLEX8000 выпускаются по технологии 0 5 мкм SRAM (с тремя слоями металлизации) и пригодны для реализации не очень сложных алгоритмов ЦОС В Табл. 1.11 приведены основные характеристики ПЛИС FLEX8000

Таблица 1.11. Основные характеристики FLEX8000


| | EPF8282 | EPF8452 | EPF8636 | EPF8820 | EPF81188 | EPF81500 |
|--|---------|---------|---------|---------|----------|----------|
| Логическая ем- кость, эквивалент- ных вентилей | 2500 | 4000 | 6000 | 8000 | 12000 | 16000 |
| Число логических элемантов | 208 | 336 | 504 | 672 | 1008 | 1296 |
| Число логических блоков | 282 | 452 | 636 | 820 | 1188 | 1500 |
| Число программируемых пользователем выводов | 78 | 120 | 136 | 152 | 184 | 208 |

Данные ПЛИС обладают высокими характеристиками надежности, поэтому они достаточно часто используются в индустриальных применениях

На **Puc.1.26** приведена обобщенная функциональная схема ПЛИС семейства FLEX8000 Как можно заметить, в архитектуре ПЛИС семейства FLEX8000 много общего с рассмотренным в параграфе 1 2 семейством FLEX6000, однако поскольку семейство FLEX8000 было разработано значительно раньше, то имеется ряд отличий

Логические блоки ПЛИС семейства FLEX8000 объединяют по В логических элементов на ЛМС, при этом в отличие от FLEX6000 каждый ЛБ имеет возможность коммутации только на одну строку и столбец ГМС.


Структура ЛБ ПЛИС семейства FLEX8000 приведена на **Рис. 1.27.**



Каждый ЛЭ, входящий в ЛБ, имеет возможность коммутации как на ЛМС, так и на строки и столбцы ГМС На ЛМС поступают 24 входных сигнала со строки ГМС, а также В сигналов обратной связи Управляющие сигналы формируются либо из глобальных выделенных управляющих сигналов, либо из сигналов ЛМС.


Структура ЛЭ в целом практически подобна ЛЭ ПЛИС семейства FLEX6000

ЛЭ ПЛИС семейства FLEX8000 допускают каскадирование, а также цепочечные переносы, имеют возможность конфигурации в нормальном, счетном и арифметическом режимах



Временная модель ПЛИС FLEX8000 приведена на **Рис 1.28** и **1.29**.

Основные параметры временной модели ПЛИС семейства FLEX8000 приведены в **Таблице 1.12**.






Таблица 1.12. Параметры временной модели ПЛИС семейства FLEX8000

| Обо- значе- ние | Параметр | (для ЕРР | нение 8282А-2), нс} max |
|-----------------------|---|--------------|----------------------------------|
| - t | Sanapawa Rahuliy p pariyatna 200 | MIII | 0.7 |
| t _{iod} | Задержка данных в регистре ЭВВ | _ | 17 |
| t _{ioc} | Задержка сигнала управления регистра ЭВВ | | 17 |
| t _{IOE} | Задержка сигнала разрешения выхода | | ''- |
| ‡ioco | Задержка пояаления данных на выходе регистра ЭВВ по- сле подачи синхроимпульса | _ | 10 |
| 4осомв | Задержка комбинационных схем ЭВВ | | 03 |
| t _{iosu} | Время установки регистра ЭВВ | 14 | |
| t _{IOH} | Время удержания данных регистра ЭВВ | 00 | |
| t _{iocle} | Задержка сброса регистра ЭВВ | _ | 12 |
| t _{iN} | Задержка сигнала во входном буфере | _ | 15 |
| t ₀₀₁ | Задержка сигнала от выходного буфера до вывода, V _{ссю} = 3 3 B, slew rate ≠ off | - | 11 |
| t _{ons} | Задержка сигнала от выходного буфера до вывода, slвw rate = on | - | 46 |
| t _{xz} | Задержка сигнала в выходном буфере после сигнала за- прещения выхода | _ | 14 |
| t _{ZX1} | Задержка сигнала в выходном буфере после сигнала раз- решения выхода, V _{CCIO} = 3.3 B, siew rate = off | - | 14 |
| t _{ZX3} | Задержка сигнала в выходном буфере после сигнала раз- решения выхода, slew rate = on | _ | 49 |
| t _{LUT} | Задержка данных в ТП | | 20 |
| t _{CLUT} | Задержка формирования сигнала переноса в ТП | _ | 0.0 |
| t _{RLUT} | Задержка сигнала обратной связи регистра в ТП | - | 09 |
| t _{GATE} | Задержка в логике каскадирования | _ | 0.0 |
| t _{CASC} | Задержка в цепи каскадирования | _ | 06 |
| t _{cico} | Задержка данных со входа на выход ускоренного переноса | | 04 |
| t _{CGEN} | Задержка распространения данных со входа на выход пвреноса | - | 0 4 |
| t _{CGENR} | Задержка сигнала обратной связи с регистра ЛЭ на цепь переноса | _ | 09 |
| t _c | Задержка управляющего сигнала на регистре | _ | 16 |
| t _{cH} | Длитальность высокого уровня тактового сигнала регистра | 40 | _ |
| t _{CL} | Длительность низкого уровня тактового сигнала регистра | 40 | _ |
| t _{co} | Задвржка выходного сигнала регистра относитально такта | _ | 04 |
| t _{соме} | Задержка в комбинационной части ЛЭ | | 04 |
| t _{s∪} | Время установки регистра | 8 0 | _ |
| t _H | Время удержания сигнала на входе рвгистра поспв подачи синхроимпульса | 09 | _ |
| t _{PRE} | Задержка предустановки регистра | - | 06 |
| t _{CLR} | Задержка сброса регистрв | | 06 |
| t _{LABCASC} | Задержка сигналь каскадирования в другой ЛБ | _ | 03 |
| t _{LABCARRY} | Задержка сигнала переноса в другой ЛБ | | 03 |

Таблица 1.12. Параметры временной модели ПЛИС семейства FLEX8000

| Обо- зиаче- | Параметр | Зиачение {для EPF8282A-2}, [ис] | | |
|---------------------|---|---------------------------------------|------|--|
| NNe | | | max | |
| t _{local} | Задержкв ЛМС | | 0.5 | |
| t _{ROW} | Задержкв в строке ГМС | | 42 | |
| t _{COL} | Задержкв в столбце ГМС | | 2.5 | |
| t _{DIN_D} | Задержка данных с выделенного вывода до входа ЛЭ | | 72 | |
| t _{DIN C} | Задержкв упрввляющих сигналов с выделенного выводв до входа ЛЭ | - | 50 | |
| t _{oin id} | Задержкв упрввляющих сигналов с выделенного вывода до входов управления ЭВВ | _ | 50 | |
| t _{DPR} | Тестоввя задержкв регистр — регистр через 4 ЛЭ, 3 ряда и 4 ЛМС | _ | 15 8 | |

1,5. СЕМЕЙСТВО МАХ9000

Семейство ПЛИС MAX9000 имеет матричную структуру, подобную ПЛИС семейств FLEX6000 и FLEX8000, но выполнена по EPROM технологии, так же, как и ПЛИС семейств MAX3000 и MAX7000


Микросхемы семейства MAX9000 имеют достаточно высокую логическую емкость и не требуют внешнего конфигурационного ПЗУ. Благодаря матричной структуре межсоединений они являются подходящей элементной базой для реализации алгоритмов ЦОС

Основные параметры ПЛИС семейства MAX9000 приведены в **Таблице 1.13**

Таблица 1.13. Параметры ПЛИС семейства МАХ9000


| | EPM9320 | EPM9400 | EPM9480 | EPM9560 |
|---|---------|---------|---------|---------|
| Логическвя емкость, эквивалентных вентилей | 600 | 1250 | 2500 | 5000 |
| Число макроячеек | 320 | 400 | 480 | 560 |
| Число логических блоков | 484 | 580 | 676 | 772 |
| Число программи руемых пользоввте- лем выводов | 168 | 159 | t75 | 216 |

Структурная схема ПЛИС семейства MAX9000 приведена на **Рис. 1.30**



В основе архитектуры ПЛИС семейства МАХ9000 лежит глобальная матрица соединений, разделенная на строки и столбцы Мак-


роячейки объединяются в логические блоки, содержащие по 16 МЯ каждый, а также локальную матрицу соединений. На **Рис. 1.31** приведена структурная схема логического блока ПЛИС семейства МАХ9000




Как можно видеть из **Рис.1.31**, каждая МЯ имеет возможность коммутации как на локальную матрицу соединений, так и на строки и столбцы глобальной матрицы соединений

Собственно структура МЯ ПЛИС семейства МАХ9000 показана на **Рис.1.32** Она практически не отличается от МЯ ПЛИС семейств МАХ7000 или МАХ3000

Так же как и у ПЛИС этих семейств, имеется возможность использования параллельных и разделяемых расширителей.




Отличительной особенностью ПЛИС семейства МАХ9000 является наличие элемента ввода-вывода (Рис. 1.33)



Наличие в ЭВВ тактируемого триггера позволяет по сути выполнять хранение входных или выходных данных в ЭВВ, не задействуя ресурсы МЯ

Временная модель ПЛИС семейства МАХ9000 приведена на **Рис.1.34** и **1.35**, а ее параметры в **Табл. 1.14**





| Обо- значе- | Параметр | Значен ЕРМ 940 | |
|---------------------|---|--------------------------|------|
| ние | | Min | Max |
| t _{PD1} | Задержка вход-выход по строке | | 10 0 |
| t _{PD2} | Задержка вход-выход по столбцу | | 108 |
| t _{FSU} | Время установки глобального синхросигнала | 30 | _ |
| t _{FH} | Время удержания глобального синхросигнала | 0.0 | |
| t _{FCD} | Задержка глобального синхросигнала до выхода | 10 | 4 8 |
| t _{CNT} | Минимальный период глобального синхросигнала | | 69 |
| f _{CNT} | Максимальная глобальная внутренняя тактовая частота | 144 9 | |
| t _{LAD} | Задержка в локальной программируемой матрице И | | 35 |
| tLAC | Задержка управляющего сигнала триггера в локальной программируемой матрице И | _ | 3 5 |
| t _{iC} | Задержка изменения сигнала относитально тактового импульса | _ | 3 5 |
| t _{EN} | Задвржка разрешения регистра | | 3 5 |
| t _{SEXP} | Задержка разделяемого расширителя | | 3 5 |
| t _{PEXP} | Задержка параллельного расширителя | - | 05 |
| t _{RD} | Регистровая задержка | - | 05 |
| t _{CDMB} | Комбинационная задержка | - | 04 |
| t _{su} | Время устаноаки регистра | 24 | _ |
| t _H | Время удержания сигнала на регистре | 20 | _ |
| t _{PRE} | Время предустановки регистра МЯ | _ | 3 5 |
| t _{CLR} | Время сброса регистра МЯ | | 37 |
| t _{FTD} | Задержка глобальной ПМС | | 05 |
| t _{l.PA} | Задержка за счет режима пониженного потребления | | t00 |
| t _{IDDR} | Задержка ввода-вывода данных на строку ГМС | | 02 |
| t _{IDDC} | Задержка ввода-вывода данных на столбец ГМС | | 04 |
| t _{ioc} | Задвржка управляющего сигнала ЭВВ | | 05 |
| t _{IORD} | Задержка данных на выходе ЭВВ относительно такта | _ | 06 |
| t _{IOCDMB} | Задержка комбинационных схем ЭВВ | | 02 |
| t _{IDSU} | Время установки регистра ЭВВ | 20 | |
| t _{IDH} | Время удержания данных регистра ЭВВ | 10 | _ |
| t _{iOCLR} | Задержка сбросв регистра ЭВВ | | 15 |
| t _{IDFD} | Задержка обратной связи регистра ЭВВ | | 0.0 |
| t _{INREG} | Задержка во входном буфере ЭВВ | <u> </u> | 35 |
| t _{INCDMB} | Задержка во входном буфере ЭВВ | | t 5 |
| | Задержка сигнала от выходного буфера до вывода, V _{CCIO} = | | 10 |
| t _{OD1} | задержка сигнала от выходного оуфера до вывода, v _{ccio} = 3 3 B, slew rate = off Задержка сигнала от выходного буфера до вывода, V _{ccio} = | | 18 |
| t _{OD2} | 2 5 B, slew rate = off | | 23 |
| t _{DD3} | Задержка сигнала от выходного буфера до вывода, slew rate = on | _ | 8 3 |
| t _{xz} | Задержка сигнала в выходном буфере после сигнала запре- щения выхода | _ | 25 |
| t _{ZX1} | Задержка сигнала в выходном буфере после сигнала разре- шения выхода, V _{CCID} = 3.3 B, slew rate = off | - | 25 |
| t _{ZX2} | Задержка сигнала в выходном буфере после сигнала разрешения выхода, V_{CCID} = $2~5~\text{B}$ slew rate = off | | 30 |
| t _{zx3} | Задержка сигнала в выходном буфере после сигнала разре- шения выхода, slew rate = on | _ | 90 |
| tLOCAL | Задержка ЛМС | - | 0.5 |
| t _{RDW} | Задержка в строке ГМС | | 09 |
| t _{CDL} | Задержка в столбце ГМС | | 09 |
| t _{DIN D} | Задержка данных с выделенного вывода до входа ЛЭ | - | 40 |
| t _{DIN C} | Задержка управляющих сигналов с выделенного вывода до входа ЛЭ | _ | 27 |
| t _{DIN ID} | Задержка управляющих сигналов с выделенного вывода до входов управления ЭВВ | | 25 |

1.6. CEMEЙCTBO FLEX10K

ПЛИС семейств FLEX10K, FLEX10KA, FLEX10KE являются на данный момент, пожалуй, самой популярной элементной базой для реализации алгоритмов ЦОС, построения сложных устройств обработки данных и интерфейсов Это объясняется тем, что, благодаря большой логической емкости, удобной архитектуре, включающей встроенные блоки памяти (EAB, Embedded Array Block), достаточно высокой надежности и удачному соотношению цена — логическая емкость, данные ПЛИС удовлетворяют разнообразным требованиям, возникающих у разработчика как систем ЦОС, так и устройств управления, обработки данных и т п

В **Таблице 1.15** приведены основные сведения о ПЛИС семейства FLEX10K

В настоящее время выпускаются ПЛИС семейств FLEX10K с напряжением питания 5 В, FLEX10KA (V) с напряжением питания 3 3 В и FLEX10KE с напряжением питания 2 5 В. Кроме того, ПЛИС семейства FLEX10KE имеют емкость встроенного блока памяти 4096 бит, в отличие от ПЛИС остальных семейств, имеющих емкость EAB 2048 бит.

Обобщенная функциональная схема ПЛИС семейства FLEX10К приведена на **Рис. 1.36**

В основе архитектуры лежат логические блоки (ЛБ), содержащие 8 ЛЭ и локальную матрицу соединений

Глобальная матрица соединений разделена на строки и столбцы, имеет непрерывную структуру (Fast Track Interconnect). Посередине строки располагаются встроенные блоки памяти (EAB) Кроме того, имеются глобальные цепи управления, синхронизации и управления вводом-выводом.

Встроенный блок памяти (ВБП) (Рис.1.37) представляет собой ОЗУ емкостью 2048 (4096) бит и состоит из локальной матрицы соединений, собственно модуля памяти, синхронных буферных регистров, а также программируемых мультиплексоров.

Сигналы на вход ЛМС ВБП поступают со строки ГМС. Тактовые и управляющие сигналы поступают с глобальной шины управляющих сигналов.

Выход ВБП может быть скоммутирован как на строку, так и на столбец ΓMC

Наличие синхронных буферных регистров и программируемых мультиплексоров позволяет конфигурировать ВБП как 3У с организацией $256 \times 8,512 \times 4,1024 \times 2,2048 \times 1.$


Наличие ВБП дает возможность табличной реализации таких элементов устройств ЦОС, как перемножители, АЛУ, сумматоры и т п , имеющих быстродействие до 100 МГц (конечно, при самых благоприятных условиях, реально быстродействие арифметических устройств, реализованных на базе ВБП, составляет 10–50 МГц)


Все ПЛИС семейства FLEX10К совместимы по уровням с шиной PCI, имеют возможность как последовательной, так и параллельной загрузки, полностью поддерживают стандарт JTAG


Структура логического блока ПЛИС FLEX10К приведена на **Рис.1.38** Сигналы на вход ЛМС поступают как со строки ГМС, так и с выходов каждого из 8 ЛЭ, входящих в состав ЛБ

Таблица 1.15. Плис семейства FLEX10K

| | EPF10K10 | EPF10K20 | EPF10K30 | EPF10K40 | EPF10K50 | EPF10K70 | EPF10K100 | EPF10K130 | EPF10K250 |
|---|----------|----------|----------|----------|----------|----------|-----------|-----------|-----------|
| Число эквивалентных вентилей | 10 000 | 20 000 | 30 000 | 40 000 | 50 000 | 70 000 | 100 000 | 130 000 | 250 000 |
| Число логических элементов | 576 | 1152 | 1728 | 2304 | 2880 | 3744 | 4992 | 6656 | 12160 |
| Встроенные блоки памяти | 3 | 6 | 6 | 8 | 10 | 9 | 12 | 16 | 20 |
| Обьем памяти, бит | 6144 | 12288 | 12288 | 16384 | 20480 | 18432 | 24576 | 32768 | 40960 |
| Максимальное число выводов пользователя | 150 | 189 | 246 | 189 | 310 | 358 | 406 | 470 | 470 |








Сигналы с выхода ЛБ поступают как на строку, так и на столбец ГМС.

Как можно заметить, архитектура ЛБ FLEX10К напоминает архитектуру ЛБ FLEX8000.

Структура ЛЭ ПЛИС семейства FLEX10К приведена на **Рис. 1.39**. Как можно заметить, архитектура ЛЭ всех семейств FLEX практически одинакова.



С помощью схем организации переносов (Carry chain) и каскадирования (Cascade chain) возможно расширение возможностей ЛЭ, подробнее о режимах конфигурации ЛЭ см. параграф 1 2

Элемент ввода-вывода (I/O element, IOE) ПЛИС семейства FLEX10K соединяет канал строки или столбца ГМС с выводом микросхемы Структурная схема ЭВВ приведена на Рис. 1.40.


ЭВВ позволяет осуществить ввод-вывод бита данных с различными скоростями, временное хранение данных, эмуляцию открытого коллектора (open drain pin).


Наличие входного (input register) и выходного регистра (output register) позволяет хранить данные, что снижает логическую нагрузку на ЛЭ и высвобождает ресурсы ПЛИС для реализации других функций. Скорость переключения буфера ЭВВ (slew rate) может быть задана при конфигурации ПЛИС Пониженная скорость переключения позволяет снизить уровень импульсных помех и "звона" в системе

Следует помнить, что режим эмуляции открытого коллектора обеспечивает не слишком мощный выходной сигнал, поэтому при необходимости сопряжения с внешними схемами лучше использовать специализированные буфера (например, 74НСО4, 1533ЛА8, ЛН2 и т п) По крайней мере, при проникновении высокого напряжения проще (и дешевле) поменять буфер, а не всю ПЛИС (особенно в BGA корпусе)

Временная модель ПЛИС представлена на **Рис. 1.41–1.44**, а ее основные параметры в **Таблице 1.16**










Таблица 1.16. Параметры временной модели FLEX10K


| Обо- значе- иие | Параметр | Значвние для EPF10K10 –3, [нс] | | |
|-----------------------|--|--------------------------------------|-----|--|
| NNC | | Min | Max | |
| t _{шт} | Задержка данных в ТП | _ | 14 | |
| taut | Задержка формирования сигнала переноса в ТП | | 06 | |
| t _{RLUT} | Задержка сигнала обратной связи регистра в ТП | _ | 15 | |
| t _{PACKED} | Задержка входных данных до отдельно сконфигурированного регистра (packed register) | - | 06 | |
| t _{EN} | Задержка сигнала разрешения регистра ЛЭ | _ | 10 | |
| taco | Задержка сигнала переноса от входа до выхода переноса | - | 02 | |
| t _{CGEN} | Задержка сигнала переноса от входа ЛЭ до выхода переноса | _ | 09 | |
| t _{CGENR} | Задержка сигнала от выхода регистра ЛЭ до выхода переноса | _ | 09 | |
| tcasc | Задержка сигнала каскадирования от входа до выхода каска- дирования | _ | 08 | |
| t _c | Задержка упрааляющего сигнала на регистре ЛЭ | _ | 13 | |
| t∞ | Задержка выходного сигнала регистра относительно такта | - | 09 | |
| t _{CDMB} | Задержка в комбинационной части ЛЭ | _ | 0.5 | |


| Обо- значе- | Параметр | Значение для EPF10K10 –3, [нс] | | |
|-------------------|--|--------------------------------------|-----|--|
| ние | | Min | Max | |
| t _{su} | Время установки регистра ЛЭ | 13 | | |
| t _H | Время удержания сигнала на входе регистра после подачи синхроимпульса | | _ | |
| tpre | Задержка предустановки регистра ЛЭ | _ | 10 | |
| t _{CLR} | Задержка сброса регистра ЛЭ | | 10 | |
| t _{CH} | Длительность высокого уровня тактового сигнала регистра | 40 | _ | |
| t _{CL} | Длительность низкого уровня тактового сигнала регистра | 40 | | |
| t ₁₀₀ | Задержка выходного сигнала ЭВВ | | 13 | |
| t _{IOC} | Задержка выходного сигнала регистра ЭВВ относительно сигналов управления | _ | 05 | |
| t _{ioco} | Задержка выходного сигнала регистра ЭВВ относитально такта | _ | 02 | |
| tiocomb | Задержка комбинационных схем ЭВВ | _ | 0.0 | |
| t _{iosu} | Время установки регистра ЭВВ | 28 | | |
| t _{iOH} | Время удержания данных регистра ЭВВ | 10 | _ | |

Таблица 1.16. Параметры временной модели FLEX10K (продолжение)

| Обознач ние | не- | 3H EP | ачение ди F10K10 – [ис] |
|------------------------|---|----------------|--|
| | | M | ın Ma |
| t _{IOCLR} | Задвржка сброса рвгистра ЭВВ | | - 10 |
| ţ ₀₀₁ | Задвржка снгнала от выходного буфера до вывода, V _{СС} 3 3 В, slaw rate = off | - | - 26 |
| t _{OD2} | Задвржка сигнала от выходного буфера до вывода, V _{ССІ} 2 5 B, slew rate = off | o= _ | - 49 |
| t _{oo3} | Задвржка сигнала от выходного буфвра до вывода, si rats ≃ on | BW _ | - 63 |
| t _{xz} | t _{xz} Задвржка сигнала в выходном буферв после сигнала за- пращения выхода | | 4 5 |
| t _{ZX1} | Задвржка сигнала в выходном буфвра после сигнала ра рвшвния выхода, $V_{\text{ССЮ}} = 3~3~\text{B, slew rate} = \text{off}$ | 13- | 4 5 |
| t _{zx2} | Задвржка сигнала в выходном буфере после сигнала ра решвния выхода, $V_{\text{CCO}} = 2.5\text{B}$, slew rate = off | 3 | 68 |
| t _{zx3} | Задвржка сигнала в выходном буфере послв сигнала ра рашвния выхода, slew rate = оп | 3 | 8 2 |
| t _{INREG} | Задвржка в буфера ЭВВ | | 60 |
| t _{IOFD} | Задвржка в цвии обратной связи регистра ЭВВ | | 31 |
| t _{INCOMB} | Задвржка сигнала от входного буфера ЭВВ до ГМС | _ | 31 |
| t _{EABDATA1} | Задержка данных или адрвсв ВБП до комбинационного вы хода ВБП | | t 5 |
| t _{eabdata2} | Задвржка данных или адрвсв ВБП до рвгистрового выход ВБП | a _ | 4 8 |
| t _{EABWE1} | Задержка данных ВБП относитвльно сигнала разрвшени записи до комбинационного выхода ВБП | - | 10 |
| t _{EABWE2} | Задвржка данных ВБП относитвльно сигнала резрешения записи до регистрового выхода ВБП | A _ | 50 |
| t _{EABCLK} | Задвржка тактового импульсв на регистра ВБП | | 10 |
| t _{EABCO} | Задвржка выхода ВБП относитвльно тактового импульса | 1 = | 0.5 |
| t _{eabbypass} | Задвржка в цепи обхода рвгистра ВБП | - | 15 |
| t _{eabsu} | Время установки регистра ВБП | t 5 | _ |
| t _{eabh} | Время удержания рвгистра ВБП | 20 | + |
| t _{eabch} | Длительность высокого уровня тактового сигнала регистре ВБП | 40 | - |
| t _{eabcl} | Длительность низкого уровня тактового сигнала регистра ВБП | 58 | _ |
| t _{AA} | Время удвржания адреса | | 87 |
| t _{WP} | Длитвльность импульса записи ВБП | 58 | |
| twosu | Время установки данных до записи | t 6 | |
| twoH | Врамя удержания данных при сигнале записи в ВБП | 03 | |
| twasu | Врвмя установки адрвса | 0.5 | |
| t _{WAH} | Время удвржания адрвсв | 10 | |
| two | Задвржка данных на выходв ВБП относитвльно сигнала разрвшения записи | | 50 |
| t _{oo} | Задвржка данных от входа до выхода ВБП | | 50 |
| EABOUT | Задержка данных на выходе ВБП | | 0.5 |
| | Врвмя доступа адреса ВБП | | 13 7 |
| BRCCOMB | Длитвльность цикла всинхронного чтвния из ВБП | 13 7 | |
| | Длитвльность цикла синхронного чтения из ВБП | 97 | |
| EABWP / | Ілительность импульса записи ВБП | 58 | |
| виссомв Д | Ілительность цикла всинхронной записи в ВБП | 73 | |
| | Длитвльность циклв синхронной записи в ВБП | 1 | |

| Обозиач ние | Параметр | E | PF1 | ение ОК 10 [нс] | џія –3, |
|-----------------------|--|--------|---------------|-----------------------|------------|
| | | F | Min | | ax |
| t _{eabod} | Задержка данных от входа до выхода ВБП | | _ | 10 | 0 |
| t _{EABDATAC} | со Задержка данных на выходв ВБП относитвльно твкта | _ | | 2 | |
| t _{eabdatas} | Врвмя установки адовса или данных во входном рвгист ВБП | рв | 53 | - | - |
| t _{EABDATA} | н Время удвржания адрвса или данных на входв ВБП | - | 00 | +- | |
| t _{eabwesi} | | \top | 5 5 | - | \Box |
| t _{eabwesh} | Время удержаиня сигнала WE | \top | 0 0 | - | - |
| t _{eabwdsu} | входного регистра | - | 5 5 | _ | |
| t _{eabwdh} | Врвмя удержания входных данных ВБП бвз использовани входного рвгистра | ' | 00 | - | |
| t _{eabwasu} | Время установки адреса ВБП без использования входног регистра | 1 | 2 1 | _ | |
| t _{eabwah} | Врвмя удержания адреса ВБП бвз использования входног рвгистра | ١, | 0 0 | _ | |
| t _{EABWO} | Задержка данных на выходе ВБП относитвльно сигнал разрвшвния записи | a | - | 9 5 | |
| t _{SAMELAB} | Задержка данных в ЛМС | | - | 06 | ٦ |
| t _{SAMEROW} | Задержка пвредачи данных внутри одной и той жв строкі ГМС | и . | - | 36 | 7 |
| SAMECOLUMI | месоцими Задержка первдачи данных внутри одного и того жв ГМС | | - | 09 | 7 |
| t _{DIFFROW} | яграния по столбцу с одной строки ГМС на другую | | - | 4 5 | 1 |
| t _{TWOROWS} | тем данных образов пис на другую | | - | 8 1 | 7 |
| t _{LEPERIPH} | Задвржка управляющего сигнала | - | - | 33 | 7 |
| LABCARRY | Задержка переноса в следующий ЛБ | - | - | 05 | 1 |
| t _{LABCASC} | Задержка каскадирования в следующий ЛБ | | | 27 | 1 |
| t _{DIN2IOE} | Задержка распространения с выдвленного вывода до входа управления ЭВВ | - | - | 48 | 1 |
| t _{DIN2LE} | Задержка распространения с выдвленного вывода до входа упрваления ЛБ или ВБП | - | 1 | 26 | 1 |
| DCLK2IOE | Задержка респространения тактового сигнала с выделвн- ного вывода до входа тактирования ЭВВ | - | | 3 4 | 1 |
| DCLK2LE | Задержка распространения тактового сигнала с выделенного вывода до входа тактирования ЛБ или ВБП | _ | | 26 | |
| DIN2DATA | Задержка распространения данных с выделенного вывода до входа ЛБ или ВБП | _ | 1 | 4 3 | |
| t _{DPR} | Тестовая задержка регистр — регистр червз 4 ЛЭ, 3 ряда и 4 ЛМС | _ | – 16 1 | | |
| | Время установки глобального твктового импульса | 5 5 | | _ | |
| | Время удержания данных относитвльно глобального такто- вого импульса | 00 | | | |
| ! | Время задержки выходных данных относитвльно глобаль- ного твктового импульса | 20 | 20 67 | | ! |
| ! | Время установки даунаправлвнного вывода относитвльно глобального тактового импульса | 4 5 | 5 - | | |
| ! | Зремя удержания даунаправлвнного вывода относитвльно лобального тактового импульса | 00 | | - | |
| | Время задержки выходных данных на даунаправлвином вы- юде относитвльно глобального тактового импульса | 20 | 6 | 7 | |
| | адержка первхода выходного буфвра в трвтьв состоянив | | 1(| 00 | |
| XBIDIR 3 | адержка перехода выходного буфера из третьего состояния | | 10 | 0 | |





1.7. СЕМЕЙСТВО АРЕХ20К

Развитие и разнообразие архитектур функциональных преобразователей, лежащих в основе базовых узлов ПЛИС привели к тому, что в последние годы ПЛИС становятся основой для "систем на кристалле" (system-on-chip, SOC) В основе идеи SOC лежит интеграция всей электронной системы в одном кристалле (например, в случае ПК такой чип объединяет процессор, память и т д). Компоненты этих систем разрабатываются отдельно и хранятся в виде файлов параметризируемых модулей Окончательная структура SOC-микросхемы выполняется на базе этих "виртуальных компонентов", называемых также "блоками интеллектуальной собственности" с помощью программ автоматизации проектирования электронных устройств Благодаря стандартизации в одно целое можно объединять "виртуальные компоненты" от разных разработчиков

Идеология построения "систем на кристалле" подстегнула ведущих производителей ПЛИС к выпуску в конце 1998 — начале 1999 года изделий с эквивалентной емкостью 1000000 эквивалентных вентилей и более Примером новых семейств ПЛИС, пригодных для реализации "систем на кристалле" является семейство

APEX20K фирмы Altera, основные характеристики которого приведены в **Таблице 1.17**

Архитектура APEX20K (**Рис. 1.47**) сочетает в себе как достоинства FPGA ПЛИС с их таблицами перекодировок, входящими в состав логического элемента, так и логику вычисления СДНФ, характерную для ПЛИС CPLD, а также встроенные модули памяти.


Отличительной особенностью ПЛИС семейства APEX20K является объединение ЛБ в т н. Мегаблок (Mega LAB), имеющий собственную непрерывную матрицу соединений (MegaLAB interconnect)


Такая организация соединений позволяет выделить дополнительные ресурсы для трассировки, кроме того, в каждом мегаблоке может быть полностью разведена та или иная функционально законченная часть системы, что позволяет при ее модификации не перетрассировать этот участок и тем самым сохранить все заданные временные параметры Подобная организация ПЛИС позволяет разумнее организовать соответствующее программное обеспечение, в том числе создать средства коллективной работы над проектом


На Рис. 1.49 представлена структура ЛБ APEX20K Каждый ЛБ состоит из 10 ЛЭ, имеющих структуру, показанную на Рис. 1.50

Таблица 1.17. Основные характеристики ПЛИС семейства APEX20K фирмы Altera

| | EP20K100 | EP20K160 | EP20K200 | EP20K300 | EP20K400 | EP20K600 | EP20K1000 |
|---|----------|----------|----------|----------|-----------|-----------|-----------|
| Максимальное число эквивалентных вентилей | 263 000 | 404 000 | 526 000 | 728 000 | 1 052 000 | 1 537 000 | 2 670 000 |
| Число лог Элементов | 4 160 | 6 400 | 8 320 | 11520 | 16 640 | 24 320 | 42 240 |
| Встроенные блоки памяти | 26 | 40 | 52 | 72 | 104 | 152 | 264 |
| Максимальный объем памяти, бит | 53 248 | 81 920 | 106 496 | 147 456 | 212 992 | 311 296 | 540 672 |
| Число макроячеек | 416 | 640 | 832 | 1 152 | 1 664 | 2 432 | 4 224 |
| Число выводов пользователя | 252 | 320 | 382 | 420 | 502 | 820 | 780 |







Как можно заметить, структура ЛБ объединяет все лучшее, что наработано в предшествующих семействах ПЛИС Каждый ЛЭ имеет возможность коммутации на два столбца ГМС, подобно ПЛИС семейства FLEX6000. Матрица соединений мегаблока (МСМ) коммутируется на ЛМС ЛБ и на строки ГМС.

В отличие от семейств FLEX, ЛЭ APEX20К имеет возможность формирования управляющих сигналов триггера как с помощью глобальных и локальных сигналов, так и используя сигналы мегаблока

Аналогично семействам FLEX, ЛЭ может быть сконфигурирован в нормальном, арифметическом или счетном режиме, допускает каскадирование и цепочечный перенос

Структура соединений приведена на Рис. 1.51


Подобно ПЛИС семейств MAX в состав APEX20К входят макроячейки, имеющие программируемую матрицу И и параллельный расширитель


Отличительной особенностью APEX20K являются системные блоки памяти (ESB, embedded system block), показанные на **Рис. 1.53**.


Отличительной особенностью СБП является то, что он может быть сконфигурирован как контекстно-адресуемая память (т е память, адресуемая по ее содержимому), как двупортовая память, что существенно расширяет возможности применения


На Рис. 1.54 приведена организация блока ввода-вывода (БВВ). Каждый БВВ может быть сконфигурирован в соответствии с различными уровнями логических сигналов, а также существуют два блока, поддерживающих скоростной интерфейс LVDS Такая организация ввода-вывода позволяет использовать ПЛИС в системах с различными уровнями сигналов. Как и семейства FLEX, APEX20K поддерживает спецификацию уровней PCI

В Табл. 1.16 приведены временные параметры АРЕХ20К














Таблица 1.18. Временные параметры АРЕХ20К

| | _ | | Зиачение для ЕР20К100 – 1 ис | | |
|-------------------------|--|-----|------------------------------|--|--|
| Обозиачение | Параметр | Min | Max | | |
| t _{insu} | Время установки глобального тактового импульса | 2 1 | | | |
| t _{INH} | Время удержания данных относительно глобального тактового импульса | | _ | | |
| t _{оитсе} | Время задержки выходных данных относительно глобального тактового импульса | 20 | 4 0 | | |
| t _{ISUBIDIR} | Время установки двунаправленного вывода относительно глобального тактового импульса | 11 | _ | | |
| tinhBiDIR | Время удержания двунаправленного вывода относительно глобального тактового импульса | 00 | _ | | |
| t _{outcobidin} | Время задержки выходных данных на двунаправленном выводе относительно глобального тактового импульса | 2 0 | 40 | | |
| txzBIDIR | Задержка перехода выходного буфера в гретье состояние | - | 4 8 | | |
| tzxBiDIR | Задержка перехода выходного буфера из третьего состояния | _ | 5 9 | | |

1.8. КОНФИГУРАЦИОННЫЕ ПЗУ

Для хранения конфигурационной информации ПЛИС используются последовательные ПЗУ На **Рис. 1.55** и **1.56** показаны конфигурационные ПЗУ фирмы ALTERA.







В **Таблице 1.19** приведены основные данные по конфигурации различных ПЛИС с помощью конфигурационных ПЗУ


Таблица 1.19. Конфигурация ПЛИС с использованием ПЗУ


| плис | ПЗУ |
|--|-------------------------|
| EP20K100 | EPC2 |
| EP20K200 | 2 X EPC2 |
| EP20K400 | 3 X EPC2 |
| EPF10K10, EPF10K10A | EPC2, EPC1, EPC1441 |
| EPF10K20 | EPC2, EPC1, EPC1441 |
| EPF10K30E | EPC2, EPC1 |
| EPF10K30, EPF10K30A | EPC2, EPC1, EPC1441 |
| EPF10K40 | EPC2, EPC1 |
| EPF10K50, EPF10K50V, EPF10K50E | EPC2, EPC1 |
| EPF10K70 | EPC2, EPC1 |
| EPF10K100, EPF10K100A EPF10K100B, EPF10K100E | EPC2, EPC1 |
| EPF10K130V | EPC2, 2 X EPC1 |
| EPF10K130E | 2 X EPC2, 2 X EPC1 |
| EPF10K200E | 2 X EPC2, 3 X EPC1 |
| EPF10K250A | 2 X EPC2, 4 X EPC1 |
| EPF8282A | EPC1, EPC1441 EPC1064 |
| EPF8282AV | EPC1, EPC1441, EPC1064V |
| EPF8452A | EPC1, EPC1441, EPC1213 |
| EPF8636A | EPC1, EPC1441, EPC1213 |
| EPF8820A | EPC1, EPC1441, EPC1213 |
| EPF81188A | EPC1 EPC1441, EPC1213 |
| EPF81500A | EPC1 EPC1441 |
| EPF6010A | EPC2, EPC1, EPC1441 |
| EPF6016 EPF6016A | EPC2, EPC1, EPC1441 |
| EPF6024A | EPC2 EPC1 EPC1441 |


При необходимости используется каскадное включение нескольких ПЗУ На Рис. 1.57--1.61 приведены схемы включения конфигурационных ПЗУ и ПЛИС различных семейств














На Рис. 1.62 приведены временные диаграммы конфигурации ПЛИС.

Кроме использования ПЗУ, ПЛИС можно конфигурировать с использованием контроллера системы, в которой применена ПЛИС В **Таблице 1.20** приведены возможные режимы конфигурации ПЛИС.

Таблица 1.20. Режимы конфигурации ПЛИС

| Режим конфигурации | Применение |
|--|---|
| Passive Serial (PS) Пассивный последовательный | Конфигурация по последовательному синхронному порту микропроцессора (МП) или устройству ByteBlaster, BitBlaster, MasterBlaster |
| Passive Parallel Synchronous (PPS) Пассивный параллельный синхронный | Конфигурация по параллельному синхронному порту МП |
| Passive Parallel Asynchronous (PPA) Пассивный параллельный асинхронный | Конфигурация по параллельному асинхронному порту МП. МП адресует ПЛИС как память |
| Passive Serial Asynchronous (PSA) Пассивный последовательный асинхронный | Конфигурация по последовательному асинхронному порту микропроцессора (МП) |
| JTAG | Используется стандарт IEEE Std 1149 1 |