

DIGITAL SYSTEM DESIGN

PROFESSOR

RAYAT

آزمایش ۸

HOOMAN KESHVARI

99105667

ALIREZA FOROODNIA

99105645

#### مِقْدِمِهِ اللهِ

در آزمایش یک واحد ALU برای اعداد مختلط طراحی شده است که دارای پایپلاین ۴ مرحله ای (شامل store خواندن دستور، لود کردن طوح اعداد مختلط، عملیات های مربوط به ضرب و جمع اعداد مختلط، arithmetic کردن خروجی واحد

## جزئيات پياده سازي:

ماژول mul :

```
module MUL(
 input clk,rst,
 input [7:0] in1,in2,
 output reg [7:0] out,
output reg is_done
);
reg signed [3:0] a,b,c,d;
reg [1:0] counter;
always @(posedge clk,negedge rst) begin
    if(rst == 0) begin
      counter = 0;
    end
    else begin
    if(counter < 5) begin</pre>
        counter = counter + 1;
        is_done = 0;
    end
    if(counter == 5) begin
        a = in1[7:4];
        b = in1[3:0];
        c = in2[7:4];
        d = in2[3:0];
        out[3:0] = a*d + b*c;
        out[7:4] = a*c - b*d;
        is_done = 1;
        counter = 0;
     end
    end
end
endmodule
```

این ماژول به صورت اسنکرون ریست می پذیرد. سپس هر ورودی ای که به آن وارد شود طی پنج کلاک عملیات ضرب اعداد مختلط را بر روی ان صورت داده و سپس نتایج ضرب را به همراه سیگنال is\_done به خروجی می دهد.

#### ماژول add sub:

```
module ADD_SUB(
input clk,rst,
 input [7:0] in1,in2,
 input [1:0] add_or_sub,
output reg [7:0] out,
output reg is_done
);
reg signed [3:0] a,b,c,d;
reg counter;
always @(posedge clk,negedge rst) begin
  if(rst == 0) begin
    counter = 0;
    is_done = 0;
  end
  else begin
    if(counter < 2) begin</pre>
    counter = counter + 1;
    is_done = 0;
    end
    if(counter == 2) begin
    a = in1[7:4];
    b = in1[3:0];
    c = in2[7:4];
    d = in2[3:0];
    if(add_or_sub == 1) begin
      out[7:4] = a - c;
      out[3:0] = b - d;
    end else if(add_or_sub == 0) begin
      out[7:4] = a + c;
      out[3:0] = b + d;
    end
    is_done = 1;
    counter = 0;
  end
  end
end
endmodule
```

این ماژول به کمک ورودی add\_or\_sub ابتدا تشخیص می دهد که کدام یک از اعمال جمع یا تفریق باید صورت بپذیرد و سپس طی دو کلاک نتیجه اعمال تشخیص داده شده را به خروجی ها منتقل کرده و سیگنال is done را یک می کند.

#### ماژول های data\_mem و instruction\_mem:

این ماژول ها به ترتیب مسئولیت حفظ داده های عملیات ها و دستورات را بر عهده دارند. شیوه طراحی آنها به این گونه است که دارای ریست آسنکرون می باشند و در صورت رخ دادن ریست به جای صفر شدن داده ها مقادیری را که برای انجام عملیات ها لازم دارند به درون آنها منتقل می کنیم.

```
module inst mem(
    input clk,
    input rst,
    input enable,
    input read writenot,
    input [19 : 0] in_data,
    input [4 : 0] read address,
    input [4 : 0] write address,
   output reg [19 : 0] out_data
);
reg [19:0] storage [31:0];
integer i;
always @(negedge rst) begin
    for (i = 0; i<20; i = i + 1) begin
        storage[i] = 0;
    storage[0] = 20'b 00 000000 000001 000010;
    storage[1] = 20'b 00 000011 000100 000101;
    storage[2] = 20'b 00_000110_000111_001000;
    storage[3] = 20'b 01 001001 001010 001011;
    storage[4] = 20'b 01_001100_001101_001110;
    storage[5] = 20'b 10 001111 010000 010001;
    storage[6] = 20'b 10 010010 010011 010100;
    storage[7] = 20'b 11_000000_000000_000000;
always @(posedge clk) begin
    if(enable) begin
        if(read_writenot) begin
            out_data = storage[read_address];
```

```
end
else begin
    storage[write_address] = in_data;
end
end
end
end
end
```

#### ماژول هاى LD. IF. EX:

این ماژول ها از تعدادی بافر که خروجی ها را به ورودی ها منتقل می کنند تشکیل شده اند تا نقش انتقال داده ها را در پایپلاین اجرا کنند. همه آنها از یک سیگنال freeze مشترک نیز استفاده می کنند تا در مواقع لازم (فاصله زمانی اجرای یک دستور ضرب یا جمع یا تفریق که باید سیستم متوقف باشد) بتوان از عملکرد آن جلوگیری کرد.

```
module EX(
    // inputs
    input ld_inst_halt,
    input halted,
    input [7:0] alu_output,
    input [5:0] write_addr,
    input freeze,
    input clk,
    input data_rw,
    input data_mem_write_ex,
    output reg halted_out,
    output reg data rw out,
    output reg [7:0] alu_output_out,
    output reg [5:0] write_addr_out,
    output reg data mem write out ex
);
always @(posedge clk) begin
  if(!freeze && !ld_inst_halt) begin
   halted_out = halted;
    data rw out = data rw;
    alu output out = alu output;
    write_addr_out = write_addr;
    data_mem_write_out_ex = data_mem_write_ex;
```

```
end
end
end
endmodule
```

#### ماژول data path:

این ماژول شامل اتصالات ما بین تمام اجزائ سیستم طراحی شده از جمله پایپلاین ها، واحد کنترل، واحد جمع و تفریق و ضرب و واحد های مموری داده و دستور است.

### نحوه كار كلى سيستم:

با هر کلاک ابتدا دستور از حافظه مرتبط با دستور ها خوانده شده و سپس به اولین واحد پایپلاین منتقل می شود.

سپس در ادامه operand ها از داده ها جدا شده و برای گرفته شدن از حافظه داده به آن وارد می شوند. همچنین opcode دستور وارد واحد کنترل و پایپلاین می شود تا در ادامه به alu نیز منتقل بشود.

در قسمت مربوط به alu پایپلاین operand های گرفته شده از مموری در مرحله قبل را به علاوه opcode گرفته شده را به ALU وروی می دهد. واحد arithmetic نیز پس از انجام عملیات مربوطه با یک کردن سیگنال is\_done به بقیه مدار اجازه فعالیت می دهد و خروجی های محاسبات را راهی پایپلاین می کند.

در نهایت پایپلاین آخر خروجی محاسبات را به علاوه آدرس ذخیره که از مرحله دوم تا اینجا پایپ شده است را به واحد حافظه می دهد تا این واحد آنها را ذخیره کرده و یک عملیات خاتمه بیابد.

فعالیت مدار همواره تحت تاثیر سیگنال is\_done خروجی از ALU می باشید زیرا تا زمانی که این واحد نتیجه را آماده نکرده باشد نباید پایپلاین به فعالیت دادمه دهد.

واحد کنترل بسته به نوع opcode وظیفه متوقف کردن مدار یا ایجاد سیگنال هایی که برای انجام آن فرمان ضروری هستند را دارد. این سیگنال ها در صورت لزوم در طول مدار پایپ می شود تا به مقصد خود برسند.

## تست بنچ:

```
module tb_;
reg clk;
reg rst;
wire halted;
CPU uut(
    .rst (rst),
```

```
.clk (clk),
    .halted(halted)
);

localparam CLK_PERIOD = 2;
always #(CLK_PERIOD/2) clk=~clk;

initial begin
    rst = 0;
    clk = 1;
    #1
    rst = 1;
    @(posedge halted)
    $finish();
end
endmodule
```

در تست بنچ ابتدا با ریست شدن مدار مقادیر به واحد های حافظه منتقل می شوند و سپس با ضریان های کلاک مدار فعالیت کرده و خروجی ها را ایجاد می کند.

## شكل موج:

10	1 🐼 🔁 🖽 🖽 😕 🎤 🥬 🔑 🚳 🗠 🛣 🛨 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1									
				10.074 ns						
Name	Value		8 ns	10 ns	12 ns	14 ns	16 ns	18 ns	20 ns	22 ns
► N [19,7	0] 11100001				555	11100001				00100110
▶ ■ [18,7]						11010010				
▶ ■ [17,7]	0) 00000000				00000000				1100:	101
▶ ■ [16,7]	0] 00100001					00100001				
▶ ■ [15,7]	0) 00100010					00100010				
▶ ■ [14,7]	0) 00000000			000	00000			<b>(</b>	00101110	
▶ ■ [13,7]	0] 00100011					00100011				
▶ ■ [12,7]	0] 10111110					10111110				
▶ ■ [11,7]	0) 00000000			00000000			<b>K</b>	00011	100	
► <b>10,7</b>	0) 00010011					00010011				
▶ ■ [9,7:0	00110001					00110001				
▶ ■ [8,7:0	00000000		000	0000		*		11110100		
<b>▶ ■</b> [7,7:0	11011111					11011111				
▶ ■ [6,7:0	11101011					11101011				
▶ ■ [5,7:0	00000000		00000000				01010	100		
▶ ■ [4,7:0	01100001					01100001				
► ■ 15 7.0	10010011					10010011				

# گزارش سنتز :

	CFU Project Status (09/01/2022 - 03:41:44)					
Ш	Project File:	axise	Parser Errors:	No Errors		
Ш	Module Name:	CPU	Implementation State:	Placed and Routed		
Ш	Target Device:	xc6slx9-2tqg144	• Errors:	No Errors		
Ш	Product Version:	ISE 14.7	• Warnings:	729 Warnings (4 new)		
Ш	Design Goal:	Balanced	Routing Results:	All Signals Completely Routed		
П	Design Strategy:	Xilirex Default (unlocked)	• Timing Constraints:			
Ш	Environment:	Fironment: System Settings		0 (Timing Report)		

	⊡			
Slice Logic Utilization	Used	Available	Utilization	Note(s)
Number of Sice Registers	0	11,440	0%	
Number of Sice LUTs	0	5,720	0%	
Number of occupied Slices	0	1,430	0%	
Number of MUXCYs used	0	2,860	0%	
Number of LUT Flip Flop pairs used	0			
Number of bonded IOBs	1	102	1%	
Number of RAMB16BWERs	0	32	0%	
Number of RAMB8BWERs	0	64	0%	
Number of BUFIO2/BUFIO2_2CLKs	0	32	0%	
Number of BUFIO2FB/BUFIO2FB_2CLKs	0	32	0%	
Number of BUFG/BUFGMUXs	0	16	0%	
Number of DCM/DCM_CLKGBNs	0	4	0%	
Number of ILOGIC2/ISERDES2s	0	200	0%	
Number of IODELAY2/IODRP2/IODRP2_MCBs	0	200	0%	
Number of OLOGIC2/OSERDES2s	0	200	0%	
Number of BSCANs	0	4	0%	
Number of BUFHs	0	128	0%	
Number of BUFPLLs	0	8	0%	